计算机组成原理知识点总结讲义.docVIP

《计算机组成原理》（白中英）复习 第三章 内部存储器 存储器的分类 按存储介质分类： 易失性：半导体存储器 非易失性：磁表面存储器、磁芯存储器、光盘存储器 按存取方式分类： 存取时间与物理地址无关（随机访问）： 随机存储器RAM——在程序的执行过程中可读可写 只读存储器ROM——在程序的执行过程中只读 存取时间与物理地址有关（串行访问）： 顺序存取存储器 磁带 直接存取存储器 磁盘 按在计算机中的作用分类： 主存储器：随机存储器RAM——静态RAM、动态RAM 只读存储器ROM——MROM、PROM、EPROM、EEPROM Flash Memory 高速缓冲存储器（Cache） 辅助存储器——磁盘、磁带、光盘 存储器的分级 存储器三个主要特性的关系：速度、容量、价格/位 多级存储器体系结构：高速缓冲存储器（cache）、主存储器、外存储器。 主存储器的技术指标 存储容量：存储单元个数M×每单元位数N 　　 存取时间：从启动读(写)操作到操作完成的时间 存取周期：两次独立的存储器操作所需间隔的最小时间 ，时间单位为ns。　　 存储器带宽：单位时间里存储器所存取的信息量，位/秒、字节/每秒，是衡量数据传输速率的重要技术指标。 　 SRAM存储器 基本存储元：用一个锁存器(触发器)作为存储元。 基本的静态存储元阵列 双译码方式 读周期、写周期、存取周期 DRAM存储器 基本存储元：由一个MOS晶体管和电容器组成的记忆电路。 存储原理：所存储的信息1或0由电容器上的电荷量来体现（充满电荷：1；没有电荷：0）。 一个DRAM存储元的写、读、刷新操作 DRAM的刷新：集中式刷新和分散式刷新（P73） 存储器容量的扩充 位扩展——增加存储字长 字扩展——增加存储字的数量 字、位扩展 例题 只读存储器ROM 掩模ROM、可编程ROM（PROM、EPROM——光擦除可编程可读存储器、EEPROM——电擦除可编程存储器）、Flash 存储器 并行存储器 双端口存储器：指同一个存储器具有两组相互独立的读写控制线路。 多模块交叉存储器：连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。 cache基本原理 避免 CPU“空等”现象 CPU 和主存（DRAM）的速度差异 程序访问的局部性原理 cache由高速的SRAM组成 cache的基本原理 命中、未命中、命中率 例题 cache与主存的地址映射 全相联映像：主存中的任一块可以映象到缓存中的任一块。 直接映像：每个缓存块可以和若干个主存块对应；每个主存块只能和一个缓存块对应。 组相联映像：某一主存块 j 按模 u 映射到 缓存 的第 i 组中的 任一块。 替换算法 先进先出算法（FIFO）：把一组中最先调入cache的块替换出去，不需要随时记录各个块的使用情况，所以实现容易，开销小。 近期最少使用算法（LRU）：将近期内长久未被访问过的行(块)换出。每行设置一个计数器，cache每命中一次，命中行计数器清零，其它各行计数器增1。当需要替换时，比较各特定行的计数值，将计数值最大的行换出。 最不经常使用（LFU）：被访问的行计数器增加1，换值小的行，不能反映近期cache的访问情况。 随机替换：从特定的行位置中随机地选取一行换出。 cache的写操作策略 写回法、全写法、写一次法 第六章 总线系统 总线的概念 总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。 总线的分类 内部总线——CPU内部连接各寄存器及运算部件之间的总线。 系统总线——CPU和计算机系统中其他高速功能部件相互连接的总线。按系统传输信息的不同，又可分为三类：数据总线，地址总线和控制总线。 I/O总线——中、低速I/O设备之间互相连接的总线。 总线性能指标 总线宽度：指数据总线的根数。 寻址能力：取决于地址总线的根数。PCI总线的地址总线为32位，寻址能力达4GB。 传输率：也称为总线带宽，是衡量总线性能的重要指标。 例题 总线的连接方式： 1.单总线结构：在许多单处理器的计算机中，使用单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。 总线上信息传送方式 串行传送：使用一条传输线，采用脉冲传送（有脉冲为1，无脉冲为0）。连续几个无脉冲的处理方法：位时间。 并行传送：每一数据位需要一条传输线，一般采用电位传送（电位高为1，电位低为0）。 分时传送：总线复用、共享总线的部件分时使用总线。 总线接口 I/O接口，也叫适配器，和CPU数据的交换一定是并行的方式，和外设数据的交换可以是并行的，也可以是串行的。 总线的仲裁 集中式仲裁：有统一的总线仲裁器。 链式查询方式、