微机原理及应用习题库硬件应用设计题..docVIP

微机原理及应用 微型计算机系统概述 第一讲和第二讲 0.2 0.8 1 画出微型计算机应用硬件基本组成框图。 微机原理及应用 变量及伪指令 第18讲 0.8 0.8 10 设变量var1的逻辑地址为0100：0000，画出下列语句定义的变量的存储分配图。 VAR1 DB 12H,0A5H,18+20,50/3,0，－1 VAR2 DW 12H,0 VAR3 DD VAR4 DB ‘ABC’ DW ‘AB’ VAR5 DB ?,? VAR6 DB 4 DUP(0FFH,?) VAR7 DB 3 DUP(55H, 2 DUP(77H)) 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 8 CPU执行一条指令的时间称为指令周期。画出一个基本总线周期时序。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10 利用74LS373数据锁存器设计系统地址总线A19～A0形成电路。 解：根据AD15～AD0、A19/S6、A18/S5、A17/S4、A16/S3和ALE信号功能以及74LS373芯片引脚功能，设计的系统地址总线A19～A0形成电路如下图所示。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10 利用74LS245数据双向缓冲器设计系统数据总线D15～D0形成电路。 解：根据AD15～AD0、和信号功能以及74LS245芯片引脚功能，设计的系统数据总线D15～D0形成电路如下图所示。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10 画出8086CPU工作在最小方式时的系统总线读时序图。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10 画出8086CPU工作在最小方式时的系统总线写时序图。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10 画出8086CPU的和A0的不同组合状态。 操作 A0 使用的数据引脚 读或写偶地址的一个字 0　 　0 AD15～AD0 读或写偶地址的一个字节 1　 　0 AD7～AD0 读或写奇地址的一个字节 0 1 AD15～AD8 读或写奇地址的一个字 1 0 AD15～AD8 (第1个总线周期放低位数据字节) AD7～AD0 (第2个总线周期放高位数据字节) 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10 画出8086CPU工作在最大方式时的系统总线读时序图。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 10 画出8086CPU工作在最小方式时的系统总线写时序图。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 15 画出8086CPU工作在最小方式时的系统总线结构。 微机原理及应用 总线结构与时序 第42~44讲 0.8 0.8 15 画出8086CPU工作在最大方式时的系统总线结构。 微机原理及应用 存储器设计 第47~50讲 0.8 0.8 10 说明计算机中内存储器的分类。 微机原理及应用 存储器设计 第47~50讲 0.8 0.8 10 在8088 CPU工作在最大方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel 6264。若分配给该SRAM的起始地址为62000H，片选信号（）为低电平有效。请用全地址译码方法设计该SRAM存储器的片选信号形成电路。 解：因为Intel 6264的片容量为8k×8b(8kB)，因此只需要1片Intel 6264存储器芯片。 由于Intel 6264片内地址线有13根，所以8088 CPU系统地址总线的低13位A12～A0直接与Intel 6264的片内地址引脚A12～A0相连接，作片内寻址，来选择片内具体的存储单元。 由于采用全地址译码，所以8088 CPU系统地址总线的高7位A19～A13全部参加译码，其译码输出作为存储器芯片的片选信号。当有效时，对应的存储器地址范围为62000H～63FFFH连续的8kB存储区域。 微机原理及应用 存储器设计 第47~50讲 0.8 0.8 10 在8088CPU工作在最小方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel 6264。若分配给该SRAM的地址范围为00000H～0FFFFH，片选信号（）为低电平有效。请用部分地址译码方法设计该SRAM存储器的片选信号形成电路。 解：因为Intel 6264的片容量为8k×8b(8kB)，因此只需要1片I