电工与电子术触发器.ppt

第21章 触发器和时序逻辑电路 授课老师：蒙自明（物理与光电工程学院） Email: dianzijishu12@126.com Code:cheliang10 21.1.2 主从JK触发器 * 电工与电子技术A (2) 2012-2013学年第1学期 * 电工与电子技术A (2) 2012-2013学年第1学期 回顾 逻辑符号： A B Y C Y=A B C 逻辑表达式： 逻辑符号： A B Y C 1 Y=A+B+C 逻辑表达式： 逻辑符号 1 A Y 逻辑表达式：Y=A 逻辑函数 表示方法 逻辑表达式 逻辑状态表 （状态表、真值表） 逻辑图（逻辑符号构成的电路图） 逻辑运算的基本法则 组合逻辑电路的分析与设计 8421BCD码编码表 0 0 0 输 出 输 入 Y1 Y2 Y0 0 (I0) 1 (I1) 2 (I2) 3 (I3) 4 (I4) 5 (I5) 6 (I6) 7 (I7) 8 (I8) 9 (I9) Y3 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 74LS139译码器功能表 输 入 输 出 S A0 A1 Y0 1 1 0 0 0 0 0 1 1 0 0 1 1 0 1 1 1 0 ? ? Y1 Y2 Y3 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 21.1 双稳态触发器 21.2 寄存器 21.3 计数器 21.1 双稳态触发器 21.2 寄存器 21.3 计数器 触发器 触发器(flip-flop )由门电路构成，是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。 触发器的特点： 我们把输入信号作用前的触发器状态称为现在状态(“现态”)，用Qn和Qn表示(或用Q和Q表示)；把在输入信号作用后触发器的状态称为下一状态(“次态”)，用Qn+1和Qn+1表示。 ①具有两个稳定的状态，用来表示电路的两个逻辑状态； ②在输入信号作用下，可以被置成“0”态或“1”状态； ③当输入信号撤消后，所置成的状态能够保持不变。 一、电路结构和逻辑符号 1 基本RS触发器 由两个与非门的输入端、输出端交叉连接构成。(反馈) 信号输入端，低电平有效。 互补输出端： Q=0、Q=1的状态称“0”态， Q=1、Q=0的状态称“1”态。 RD SD Qn+1 1 0 0 1 0 1 0 ①RD=0、SD=1时：不论触发器原来处于什么状态次态都将变成“0”态，这种情况称将触发器置“0”或复位。RD端称为触发器的置“0”端或复位端(低电平有效)。 二、工作原理 1 基本RS触发器 0 1 1 0 RD SD Qn+1 0 1 0 1 0 1 1 基本RS触发器 ②RD=1、SD=0时：不论触发器原来处于什么状态次态都将变成“1”态，这种情况称将触发器置“1”或置位。SD端称为触发器的置“1”端或置位端(低电平有效)。 1 1 1 0 ③RD=1、SD=1时：触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 RD SD Qn+1 0 1 0 1 0 1 1 1 保持 1 0 1 基本RS触发器 0 0 1 1 RD SD Qn+1 0 1 0 1 0 1 1 1 保持 0 0 不定 ？ 1 基本RS触发器 ④RD=0、SD=0时：Qn+1=Qn+1=1，不符合触发器的互补输出关系。并且当RD、SD同时由0变为1时，由于两与非门的延迟时间不等，使触发器的次态不确定。这种情况是不允许的。 规定RS触发器要遵循 RD+SD=1的约束条件。 1.状态转移真值表 1 基本RS触发器 三、基本RS触发器的功能描述 将触发器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关系用表格的形式表示出来，称为状态转移真值表，简称状态表或真值表。 基本RS触发器状态真值表 1 1 1 1 Qn+1＝Qn 保持 0 0 1 1 1 1 1 0 Qn+1＝1 置“1” 1 0 1 0 0 1 0 1 Qn+1＝0 置“0” 0 0 0 1 × 1 0 0 不允许 × 0 0 0 功能 Qn+1 Qn RD SD Qn 1 1 1 1 0 0 0 1 不定 0 0 Qn+1 RD SD 简化真