（全新）矿大数字电路第三章__逻辑门电路.ppt

3.1 MOS逻辑门电路 *3.4 砷化镓逻辑门电路 作 业 第二章 小结 六、 BiCMOS门电路 ——综合利用了双极型器件的速度快和  MOSFET的低功耗两方面的优势。 1、基本的BiCMOS反相器 VDD T1 MP vI vo T2 M1 MN M2 vI高电 平时,vo低电平 vI低电 平时vo高电平 M2 M1作用是加快T1 T2由导通到截止的过程 2、BiCMOS或非门电路 VDD T1 MPA A L=A+B T2 MPB MNA M2 M1A M1B MNB B 1.当 A=B=0时， L=1; 2.当AB有一个为1 （如A=1,B=0）时，L=0; 七、改进型TTL电路－－抗饱和TTL电路 采用肖特基势垒二极管SBD钳位达到抗饱和的效果，具有较高的传输速度。 1、肖特基势垒二极管SBD的工作特点： 具有单向导电性 导通阀值电压较低，约为0.4?0.5V 势垒二极管的导电机构是多数载流子，因而存储效应很小。 2、带有SBD钳位的BJT具有抗饱和作用： b c e b c e 3、肖特基TTL与非门电路（STTL） 有源下拉电阻（泄放电路） Vcc Rb12.8k? RC2900? RC450? DA Rb6 500? T2 T4 T3 A B RC6 T6 DB T5 Rb43.5k? T1 L 250? 1.当A=B=1时，由于T6的导通滞后于T3，使T3的饱和加快。 2. 随后由于T6的导通减轻了T3的饱和程度，使T3由饱和变截止时加快。 4、TTL门电路的各种系列的性能比较 15 10 1.5 低功耗肖特基74LS 4 1 4 改进的肖特基74AS 12 19 57 DP/pJ 4 2 19 PD/mW 3 9.5 3 tpd/ns 改进的低功耗肖特基74ALS 肖特基74S 类型 扇出数N 20 20 40 20 快速TTL(74F) 10 参数 一、ECL门的基本结构 输入信号为：VIH =-0.9V, VIL =-1.75V; (1)当A,B都为低电平时，T3优先导通，使VE=－2V， T1、T2发射结压降仅0.25V T1、T2同时截止， IE=(－2+5.2)/0.779?4.1mA. VO1= VC1-0.7V?-0.7V； 即L1为ECL逻辑高电平。 VO2= VC3-0.7V?0-IERC3-0.7V =-1.7V （低电平） 即L2为ECL逻辑低电平。 *3.3 射极耦合逻辑门电路 VIH =-0.9V, VIL =-1.75V; （2）当A,B中有一个为高电平（设A为高电平）时，T1优先导通，使VE= -0.9V －0.7V＝-1.6V，此时T3发射结压降仅0.3V ，故T3截止， IE=(-1.6V + 5.2)/ 0.779?4.6mA.显然， VO2=0-IB5RC3－0.7V ?-0.7V； 即L2为ECL逻辑高电平。 VO1= VC1-0.7V?0-IERC1-0.7V =-4.6×0.22 -0.7V ?-1.7V （低电平） 即L1为ECL逻辑低电平。 L1 = A+B L2 = A+B 即 2、ECL门的实际电路 A B C D T5 T1 T2 T4 T6 907? T3 -VEE(-5.2V） 50k? 50k? 50k? 50k? 6.1k? 779? 4.98k? 2D T7 T8 220? 245? 或输出L2 或非输出L1 L1 = A+B＋C+D L2 = A+B+C+D 3、ECL门的工作特点 (1)BJT工作在截止区或放大区，集电极电位总是高于基极电位，避免了BJT因工作在饱和状态而产生的存储电荷问题。 (2)逻辑电平的摆幅小，输入电压变化?VI? 0.85V ，输出电压变化?Vo?1V，高低电平的电压差小到只能区分BJT的导通和截止两种状态,可以采用很小的集电极电阻和负载电阻，回路时间常数小，从而ECL门电路的速度快，常用于高速系统。 (3)制造工艺要求高，功耗大，抗干扰能力弱。 (4)因ECL的输出电压为负值，与其他门电路接口时，需要采用专门的电平移动电路。 选学内容 1、正负逻辑的规定 3.5 逻辑描述中的几个问题 0 ? 高电平1 ? 低电平 1 ? 高电平0 ? 低电平 负逻辑体制 正逻辑体制 正负逻辑体制不牵涉到逻辑电路本身的结构问题，但采用不同的逻辑体制会使同一电路具有不同的逻辑功能，如下例。 一、正负逻辑问题 某电路输入输出电平 正与非门真值表 负或非门真值表 2、正负逻辑的等效变换 与?或 非?非 与非?或非 工程实践中，电路描述一般采用正逻辑体制，