数字始终电路设计实验报告..docxVIP

数字始终电路设计实验报告题目技术译码显示器学院材料科学与工程专业材料物理学号1116650115姓名王正亮指导教师刘学敏2013年 12 月 29 日多功能数字钟电路设计目录1、摘要2、设计方案2.1设计要求2.2电路设计2.3各分块原理及分部分电路图2.4电路总图3、设计成果及分析4、设计中遇到的问题及解决办法5、心得与体会6、参考文献附录1原件清单附件2芯片引脚图和功能表1、摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与传统的机械式时钟相比，具有更高的准确性和直观性，且无机械传动装置，具有更更长的使用寿命，因此得到了广泛的使用。本课程设计要用通过简单的逻辑芯片实现数字时钟。要点在于用石英晶体振荡器连接成输出一秒的多谐振荡器用于计时器的秒脉冲,用CD4518和门电路的计数器实现计时,再通过七段数码管显示，外加上校分电路和清零电路即构成了简单数字钟。AbstractA digital clock is a kind of digital circuit technology, while the timing, minutes and seconds, compared with the traditional mechanical clock, with higher accuracy and intuitive, and no mechanical device, has longer service life, so it has been widely used. The course is designed to use simple logic chips to achieve digital clock. The point is to use a chip connected into quartz crystal oscillator output of harmonic oscillator used in seconds of the clock, useCD4518 (10),andgate circuit to achieve counting.Then through 7 digital display, plus the minute adjusting circuits andtheclear circuit to make up a digital clock.设计方案2.1设计要求1、脉冲发生电路：为计时器提供秒脉冲。2、计时电路：完成0分00秒～9分59秒的计时功能。3、校分电路：在任何时候，只要拨动校分开关，可对分位进行快速校分。4、清零电路：具有开机自动清零功能，在任何时候，按动清零开关，可进行计时器清零。系统级联调试，将以上电路进行级联完成计时器的所有功能。2.2电路方案1.电路原理图2.实验具体方案设计上图所示电路原理图为老师所提供，仔细分析原理总图，该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分钟计数器采用9进制计数。计数器的输出经译码器送显示器。计时出现误差时可以用校分电路进行校分。根据各模块的功能查阅资料，掌握了总的逻辑功能，提出以下设计思路：使用振荡电路和分频电路产生秒脉冲，以计时电路为主体，最后在主体电路中加入校分电路和清零电路分别实现校分和清零。此设计方案最核心的地方在于各分块电路之间的耦合，尤其是校分和清零电路与主体电路的耦合2.3各分块原理及各部分电路图脉冲发生电路振荡器是数字钟的核心。采用石英晶体构成振荡器电路，产生稳定的高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲（1HZ）。分频器的功能主要有两个：一是产生标准秒脉冲（1HZ）。二是提供功能扩展电路所需驱动脉冲信号（1KHZ、2KHZ）。采用晶体的固有频率为32768HZ=215HZ。使用的芯片为CC4060、74LS74。电路图如下所示：2、基本计数、译码、显示电路下图所示为计数器、译码器、显示器的基本连接图。3、清零电路4、校分电路校分电路要实现的功能：电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。下图所示电路中与非门采用芯片74LS00实现，非门采用74LS74实现，电容为22uF，R为10KΩ。2.4电路总图3设计成果及分析经过反复安装