- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数据选择器实验报告.
实验三 数据选择器实验人员: 班号: 学号:一、实验目的(1) 熟悉并掌握数据选择器的功能。(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。(3) 用双4选1数据选择器74LS153 设计出一个全加法器。二、实验设备数字电路实验箱,74LS00,74LS153。三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。74LS153含有两个4选1数据选择器,其中和为芯片的公共地址输入端,和分别为芯片的公共电源端和接地端。Figure1为其管脚图:Figure 1按下图连接电路:Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D,只有当两名司令员均同意发射导弹攻击目标且有操作员操作,则发射导弹F。利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器,并用数字电路实验箱上的小灯和开关组合表达实验结果。思路:由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个,进而实现选择该数据输入端中的数据的功能,即16选1。而公共的、两个地址输入端和使能端(用于片选,已达到分片工作的目的,进而扩展了一位输入)一共可以提供三个地址输入端,故需要采用降维的方法,将一个地址输入隐藏到一个数据输入端中。本实验可以降一维,也可以降两位。由于两位比较复杂,本实验选择使用降一维的方式。做法:画出如应用题中实现所需功能的卡诺图:ABCD00 01 11 10000100000010110010100010将D降到数据输入端中。对应的卡诺图如下:ABC00 01 11 100100D00010按上述卡诺图连接电路,用开关控制送给各输入高低电平。其中,“1”表示高电平,“0”表低电平,均由开关上下拨动来控制;A、B、C、D分别为题中的两个司令员的同意情况和两个操作员的操作情况;F为导弹发射情况,将F接到小灯上即可。电路如Figure 3所示(图中即,后面的图均为如此):Figure 3(3) 用74LS00与74LS153设计一位全加器,并用数字电路实验箱上的小灯和开关组合表达实验结果。一位全加器的功能如下面两个卡诺图所示。其中A、B分别表示被加数和加数,CI表示低位向本位的进位,S表示运算结果,CO表示向高位的进位。 0 10101BAAS: CO:B0 101经分析,此全加器有三个输入,而公共的、两个地址输入端和使能端(用于片选,已达到分片工作的目的,进而扩展了一位输入)刚好一共可以提供三个地址输入端。故按上面的卡诺图,分析后应采用下面的端口解法:按上面的接法连接电路。用开关控制送给各输入高低电平,“1”表示高电平,“0”表低电平,均由开关上下拨动来控制;表示低位送进来的进位信号,A、B分别表示被加数和加数;S和分别表示加法结果和向高位的进位信号。电路如Figure 4所示:Figure 4四、实验结果(1) 测试双4选1数据选择器74LS153的逻辑功能:用“0”表示低电平(或小灯灭),“1”表示高电平(或小灯亮),将结果记录如下:1Q00000101001110001010110011102Q0000010100111000101011001110(2) 设计出一个符合题目要求的16选1数据选择器用“0”表示低电平(或小灯灭),“1”表示高电平(或小灯亮),将结果记录如下:ABCDF00000000100010000110010000101101101011111000010011101011011111000110111110111111由上面的真值表可得,此电路可以满足所要求设计出的逻辑功能。(3) 设计一位全加器用“0”表示低电平(或小灯灭),“1”表示高电平(或小灯亮),将结果记录如下:ABCISCO0000000110010100110110010101011100111111由上面的真值表可得,此电路可以满足所要求设计出的逻辑功能。五、故障排除在实验(1)中,发现所连接电路和预期的逻辑功能不一致。在检验了导线与小灯都正常后,发现将芯片的管脚接错了,误将Q与接错地方。分析原因,是由于芯片管脚设置的位置与管脚图上面不一致,两侧均有两个管脚接口。六、心得体会通过这次实验,我更好地掌握了逻辑电路的设计,并且在故障的排除中知道了连接时要看引脚上面的标号而不能一味地只认准位置。我还学会了降维的方法。本来以为只能用使能端扩展出一位输入,结果却可以通过降维扩展出更多。我感觉非常做电路实验。1
文档评论(0)