第5章 超全数字电路 触发器.ppt

时序图 时钟方程 FF0每输入一个CP翻转一次，只能选CP。 选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。 FF1在t2、t4、t6、t8时刻翻转，可选Q0。 FF2在t4、t8时刻翻转，可选Q1。 FF3在t8、t10时刻翻转，可选Q0。 状态方程 比较，得驱动方程： 电路图 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 十进制异步减法计数器 选用4个CP上升沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 状态图 输出方程： 时序图 时钟方程 FF0每输入一个CP翻转一次，只能选CP。 选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。 FF1在t2、t4、t6、t8时刻翻转，可选Q0。 FF2在t4、t8时刻翻转，可选Q1。 FF3在t8、t10时刻翻转，可选Q0。 状态方程 比较，得驱动方程： 电路图 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 集成十进制异步计数器74LS90 3.3.3 N进制计数器 1、用同步清零端或置数端归零构成N进置计数器 2、用异步清零端或置数端归零构成N进置计数器 （1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。 在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。 （3）画连线图。 SN-1＝S12-1＝S11＝1011 （2）求归零逻辑。 例 D0～D3可随意处理 D0～D3必须都接0 用74LS197来构成一个十二进制计数器。 （1）写出状态SN的二进制代码。 （3）画连线图。 SN＝S12＝1100 （2）求归零逻辑。 例 D0～D3可随意处理 D0～D3必须都接0 用74LS161来构成一个十二进制计数器。 SN＝S12＝1100 例 D0～D3可随意处理 D0～D3必须都接0 SN-1＝S11＝1011 3、提高归零可靠性的方法 4、计数器容量的扩展 异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 100进制计数器 60进制计数器 64进制计数器 同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。同步计数器级联的方式有两种，一种级间采用串行进位方式，即异步方式，这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异步方式的速度较慢。另一种级间采用并行进位方式，即同步方式，这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。 12位二进制计数器（慢速计数方式） 12位二进制计数器（快速计数方式） 在此种接线方式中，只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。 电路图 5 检查电路能否自启动 6 将无效状态110、111代入输出方程和状态方程计算： 电路能够自启动。 特性方程： 本节小结： 时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。 时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。 时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方法来描述，它们在本质上是相通的，可以互相转换。 　　时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。 3.3 计数器 3.3.1 二进制计数器 退出 3.3.2 十进制计数器 3.3.3 N进制计数器 在数字电