作品说明书(基于FPGA的新型高速PCI采集卡的设计)教材.doc

西北工业大学研究生创意创新种子基金 作 品 说 明 书 作品名称： 基于FPGA的新型高速PCI采集卡的设计 基于FPGA的新型高速PCI采集卡的设计 摘要：从自主研发的角度，本设计通过板载FPGA实现了对16路模拟信号的采集及滤波处理，并将最终结果送入工控机。其中关键技术是通过对FPGA编程开辟控制空间并实现具体滤波算法，上位机通过设置对应的控制空间实现对于16路AD采集通道的开启及不同滤波算法的调用。采用PLX9052实现PCI的接口设计。根据上述要求选用ALTERA公司的EP2C8Q208型号的FPGA。 关键词：采集卡，PCI，FPGA，滤波算法 前言 在现代工业领域，随着控制系统日益大型化，复杂的系统会给有用信号叠加许多高频噪声干扰。如何滤除这些干扰，成为业内普遍关注的问题。目前普遍使用的处理方式分为两种，利用硬件电路滤波和通过上位机软件滤波，但这两种方式均存在很多缺陷： (1) 通过硬件电路滤波，不仅会大大增加成本、占用宝贵的PCB面积，而且滤波效果不彻底，还会造成有用信号的相位偏移。 (2) 通过上位机软件滤波，要求具有很高的信号采集速度，一方面造成了数据传输量大的负担，另一方面在上位机执行滤波算法会占用控制资源，从而大大降低了控制效率。 为了解决以上问题，本作品设计了一种基于FPGA的新型高速PCI采集卡，通过FPGA对模拟信号进行高速的过采样，并针对信号类型进行算法可选的滤波处理，同时配合上位机的控制频率设计抽取算法，通过双端口RAM将数据通过PCI总线传至上位机。这样既在下位机完成了滤波，又保证了信号传输速度，降低了数据传输量，从而大大减少上位机的运算量，提高控制程序的执行效率。 采集卡参数： 1.1 AD采集： 单通道采集频率可达1MSPS，可实现最多16通道的循环采集，循环采集频可达990KSPS。采集范围为-10V～10V，采集精度实测可达到0.5‰。 AD采集内嵌滤波参数可选的8阶FIR滤波算法，截止频率在1～250KHZ之间可调，并可由软件测试界面进行设置。采集卡还配有滑动平均滤波和一阶低通滤波算法。 1.2 DA输出： 四路DA输出，最大输出频率100KSPS，输出范围-10V～10V，输出精度可达万分之一以上。并将其中一路配置为1.8K的正弦波输出，其它三路可由界面或相应函数实现DA输出。 1.3 PWM输出： 可实现8路PWM/DO输出，其中每一路的输出频率和占空比均可通过测试界面的对应功能模块进行调整。输出频率在0.76Hz～1MHz之间可调。 1.4 频率采集： 可实现8路频率/DI数据的采集，采集频率范围为0.02Hz～1MHz。 具体成果 2.1 采集卡原理框图 图1 采集卡原理框图 采集卡的原理框图如图1，基本原理是：外部信号通过DB37接头送入十六选一模拟开关，将指定的一路送入AD转换芯片。由FPGA控制AD转换的时间，并将结果存入FPGA内部的双端口RAM，等待进一步的滤波处理。用VerilogHDL语言对FPGA编程实现相应的滤波算法，并将处理后的数据存入双端口RAM。上位机总线接口通过桥接芯片PCI9052将数据读入控制程序，由于PCI9052与FPGA的电平不匹配，在中间加入双向电平转换芯片。 DA转换芯片采用串行的数据输入模式，FPGA将从PCI总线接收到的16位转换数据串行化后送入DA转换芯片。 DI与DO信号，频率采集和PWM方波信号均由FPGA产生。其中的频率采集采用沿触发方式，通过测量高低电平的时间计算出信号的频率与占空比。 2.2 采集卡实物图 图2 采集卡实物图 采集卡实物如图2，其中与外围互联模块包括，16路AD输入模块，4路DA输出模块，8路DI/频率输入，8路DO/PWM输出。 2.3 系统测试软件界面 图3 系统测试软件界面 系统测试软件界面如图3，与采集卡PCB相对应，测试软件包含AD采集图形显示模块，DA输出设置模块，PWM输出设置模块，频率采集模块和滤波算法及参数设置模块。各模块的具体使用方法会在第三章使用说明中详细介绍。 使用说明及实验验证 3.1 硬件接口说明 3.1.1 AD/DA接头引脚定义： AD/DA接头采用标准DB37接头，具体图形见图4。其中1～16针分别对应AD采集的1～16通道，19针对应DA的1通道，36针对应DA的2通道，18针对应DA的3通道，17针对应DA的4通道。 图4 AD/DA接口引脚定义 3.1.2频率采集及PWM接口的引脚定义： 针数和相应的通道数对应，具体见图5。 图5频率采集及PWM输出引脚定义 3.2安装说明 3.2.1系统配置要求： 软件要求Windows X