EDA复习_15上.docVIP

EDA原理及应用复习题 重概念，重基础，原理，程序、画图 题型： 一、问答题 二、PLD 三、VHDL程序改错 四、VHDL程序分析理解 程序理解题（画图）、仿真填空。 五、VHDL程序设计 电路—〉程序、状态机设计 重要知识点： PLD：简单PLD编程原理；查找表原理；FPGA和CPLD的可编程是主要基于什么结构？特点？选用原则。 基于EDA的电子系统设计：设计流程， 综合、时序仿真和功能仿真。 VHDL基本语法：标识符、数字表示；程序结构：实体与结构体两部分 组合逻辑电路、时序电路、状态机设计 并行语句、顺序语句； IF语句、进程语句； 数据类型：信号、变量； 层次化设计：元件例化、函数、过程；程序包；IP核知识。 VHDL程序改错 看懂程序！！ 进程中的信号、变量区别？ 运算符重载？ 问答题 写出FPGA，CPLD和LPM的中英文全称。 FPGA－Field Programmable Gate Array. 现场可编程门阵列 CPLD－Complex Programmable Logic Device 复杂可编程逻辑器件 LPM－Library of Parameterized Modules 参数可设置模块库 EDA的中文含义是指电子设计自动化，LPM的中文含义是指参数可定制宏模块库。 EDA、VHDL、FPGA、Synthesis、RTL、LUT、SOPC、SOC、EAB VHDL语言是一种结构化设计语言；包括实体与结构体两部分，实体描述器件的外部特性，结构体描述器件的内部功能 VHDL设计实体的基本结构由库、程序包、实体、结构体和配置组成；其中，结构体描述器件的内部功能。 在VHDL的端口声明语句中，端口方向包括哪些？ VHDL的端口方向包括IN（输入）、OUT（输出）、INOUT（双向）、BUFFER（具有读功能的输出）。 在VHDL的端口声明语句中，用INOUT声明端口为输入输出双向，用OUT声明端口为输出方向。 说明实体端口模式INOUT和BUFFER的不同之处。 INOUT是双向模式，信号是双向的，既可以进入实体，也可以离开实体。BUFFER是缓冲模式，是具有读功能的输出模式，不允许作为双向端口使用。 EDA的设计输入通常有图形输入、文本输入和波形输入等 基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入 →功能仿真→ 综合 → 适配 →时序仿真→ 编程下载 → 硬件测试。 画出Quartus II的设计流程图。 EDA工具大致可以分为设计输入编译器、仿真器、HDL综合器、适配器以及下载器等五个模块。将硬件描述语言转化为硬件电路的重要工具软件称为HDL综合器。 EDA工具中，将硬件描述语言转化为硬件电路的重要工具软件称为HDL综合器；适配器又称布局布线器，其任务是完成系统在器件上的布局布线。 电子系统设计优化，主要考虑提高资源利用率减少功耗，即面积优化，以及提高运行速度的速度优化。 电子系统设计优化，主要考虑面积优化和速度优化，速度优化的方法主要有：流水线设计、寄存器配平和关键路径法。 IP核在EDA技术和开发中具有十分重要的地位；硬IP为提供设计的最终产品--掩膜；固IP为以网表文件的形式提交用户，完成了综合的功能块；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为软IP。 IP核在EDA技术和开发中具有十分重要的地位；从IP核的提供方式上，通常将其分为软IP、固IP和硬IP；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为软IP。 不完整的IF语句，其综合结果可实现时序逻辑电路。语句if clk’event and clk = ‘0’ then……描述的是时钟下降沿的检测。 VHDL中合法的标识符表示？ 关于VHDL中的数字，以下数字中最大的一个：①；错误表述的是⑤。 ① 2#1111_1110# ② 8#276# ③ 10#170# ④ 16#E#E1 ⑤ 16”01”; 进程中的信号赋值语句，其信号更新是在进程的最后完成；变量的更新是按顺序完成。 应用开发中选用FPGA或CPLD应考虑哪些因素？ 需考虑因素如下： 1) 内部结构不一样：CPLD早出来,是基于乘积式的；FPGA晚出来,是基于查表式的。 2) FPGA就需要配置芯片(譬如FLASH)，CPLD不要。 3) FPGA门电路数量通常比CPLD多。 4) CPLD内部延时固定，FPGA内部延时不固定(在几ns之间变化)。 5) 两者各有各自发挥的优势：如果用于实现组合逻辑多用CPLD，用于实现时序逻