數字电路EDA设计题库2.docVIP

1．EDA设计流程一般包括 设计准备 、 设计输入 、 设计处理 和 器件编程 4个步骤； 2．EDA的设计输入法中常用的有 文本输入法 、 图形输入法 和 波形输入法 3种； 3．功能仿真是在设计输入完成后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为 前仿真 ； 4．当前最流行的并成为IEEE标准的硬件描述语言包括 VHDL 和 Verilog-HDL ； 5．硬件描述语言HDL给PLD和教学系统的设计带来了更新的设计方法和理念，产生了目前最常用的并 称之为 自顶向下 的方法； 6．将硬件描述语言转化为硬件电路的重要工具软件称为 HDL综合器 ； 7．用MAX+PLUSⅡ的输入法设计的文件不能直接保存在根目录下，因此设计者在进入设计之前，应当在 计算机中建立保存设计文件的 文件夹 ； 8．图形文件设计结束后一定要通过 编译 ，检查设计文件是否正确； 9．指定设计电路的输入/输出端口与目标芯片引脚的锁定后，再次对设计电路的仿真称为 后仿真 10．以EDA方式实现的电路设计文件，最终可以编程下载到 FPGA 或 CPLD 芯片中，完成硬件设 计和验证； 11．一般将一个完整的VHDL程序称为 独立实体 ； 12．用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能 块 独立实体 和 结构体 ； 13．VHDL设计实体的基本结构由 库 、 程序包 、 实体 、 结构体 和 配置 部分组成； 14． 实体 和 结构体 是设计实体的基本组成部分，它们可以构成最基本的VHDL程序； 15．IEEE于1987年公布了VHDL的 VHDL’87 标准； 16．IEEE于1993年公布了VHDL的 VHDL’93 语法标准； 17．在VHDL中最常用的库是 IEEE 标准库； 18．VHDL的实体是由 实体说明 部分和 结构体 部分组成； 19．VHDL的实体声明部分指定了设计单元的 输入/输出端口 或 引脚 ，它是设计实体对外的一个通信 界面，是外界可以看到的部分； 20．VHDL的结构体用来描述设计实体的 逻辑结构 和 逻辑功能 ，它由VHDL语句构成是外界看不到部分； 21．在VHDL的数据端口声明语句中，端口方向包括 IN 、 OUT 、 INOUT 和 BUFFER ； 22．VHDL的数据对象包括 变量 、 常量 和 信号 ，它们是用来存放各种类型数据的容器。 23．VHDL的变量（VARIABLE）是一个 局部量 ，只能在进程、函数和过程中声明和使用； 24．VHDL的信号（SIGNAL）是一种数值容器，不仅可以容纳 当前值 ，也可以保持 历史值 ； 25．VHDL的数据类型包括 标量型 、 复合型 、 存取类型 和 文件类型 ； 26．在VHDL中，标准逻辑位数据有 9 种逻辑值； 27．VHDL的操作符包括 逻辑操作符 、 算术操作符 、 关系操作符 和 并置运算 4类； 28．VHDL的基本描述语句包括 顺序语句 和 并行语句 ； 29．VHDL的顺序语句只能出现在 进程 、 过程 和 函数 中，是按程序书写的顺序自上而下，一条一条执行； 30．VHDL的并行语句在结构体中的执行是 并行语句 的，其执行方式与语句书写顺序无关； 31．VHDL的PROCESS语句是由 顺序语句 组成的，但其本身却是 并行语句 ； 33．VHDL的并行信号赋值语句的赋值目标必须都是 信号 ； 34．元件例化是将预先设计好的设计实体作为一个 元件 ，连接到当前设计实体中一个指定 的 端口 。 1．将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为（ A ）； A 设计输入 B 设计输出 C 仿真 D 综合 2．VHDL属于（ B ）描述语言； A 普通硬件 B 行为 C 高级 D 低级 3．包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线、生成编程数据文件等操作的过程 称为（ B ）； A 设计输入 B 设计处理 C 功能仿真 D 时序仿真 4．VHDL是在（ B ）年正式推出的； A 1983 B 1985 C 1987