接口技术第2章解析.ppt

在进行“字访问”时，偶地址的字访问可以一次完成，因为要访问的存储体与数据总线是“对齐”的；奇地址的字访问需要两次才能完成。 * 最大组态的引脚定义 8088的数据/地址等引脚在最大组态与最小组态时相同 有些控制信号不相同，主要是用于输出操作编码信号，由总线控制器8288译码产生系统控制信号： S2*、S1*、S0*——3个状态信号 LOCK*——总线封锁信号 QS1、QS0——指令队列状态信号 RQ*/GT0*、RQ*/GT1*——2个总线请求/同意信号 * 最大组态的总线形成 系统总线信号 MEMR* MEMW* IOR* IOW* INTA* DMA 应答电路 AENBRD AEN’* AEN* CEN A19～A12 A11～A8 A7～A0 D7～D0 AD7～AD0 A11～A8 A19/S6～A16/S3 A15～A12 74LS245 74LS373 74LS373 G G G* DIR 74LS244 8088 OE* 8288 DT/R* DEN ALE S2*～S0* S2*～S0* MN/MX* OE* E* MRDC* AMTW* IORC* AIOWC* INTA* ⑴ 系统地址总线 采用三态透明锁存器74LS373和三态单向缓冲器74LS244 ⑵ 系统数据总线 通过三态双向缓冲器74LS245形成和驱动 ⑶ 系统控制总线 主要由总线控制器8288形成 MEMR*、MEMW*、IOR*、IOW*、INTA* * 8088的总线时序 时序（Timing）是指信号高低电平(有效或无效)变化及相互间的时间顺序关系。 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时 什么是总线操作？ * 8088的总线时序（续1） 总线操作是指CPU通过总线对外的各种操作 8088的总线操作主要有： 存储器读、I/O读操作 存储器写、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲状态Ti 描述总线操作的微处理器时序有三级： 指令周期 → 总线周期 → 时钟周期 什么是指令、总线和时钟周期？ * 8088的总线时序（续2） 指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程。若干总线周期组成一个指令周期 总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程 8088的基本总线周期需要4个时钟周期 4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 当需要延长总线周期时需要插入等待状态Tw 何时有总线周期？ 演示 * 8088的总线时序（续3） 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期 CPU响应可屏蔽中断时生成中断响应总线周期 如何实现同步？ * 8088的总线时序（续4） 总线操作中如何实现时序同步是关键 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作 * 最小组态的总线时序 本节展开微处理器最基本的4种总线周期: 存储器读总线周期 存储器写总线周期 I/O读总线周期 I/O写总线周期 * 存储器写总线周期 T4 T3 T2 T1 ALE CLK A19/S6～A16/S3 A15～A8 AD7～AD0 A15～A8 A7～A0 输出数据 A19～A16 S6～S3 READY （高电平） IO/M* WR* T1状态——输出20位存储器地址A19～A0 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 T2状态——输出控制信号WR*和数据D7～D0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 * I/O写总线周期 T4 T3 T2 T1 ALE CLK A19/S6～A16/S3 A15～A8 AD7～AD0 A15～A8 A7～A0 输出数据 0000 S6～S3 READY （高电平） IO/M* WR* T1状态——输出16位I/O地址A15～A0 IO/M*输出高电平，表示I/O操作； ALE输出正脉冲，表示复用总线输出地址 T2状态——输出控制信号WR*和数据D7～D0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 * 存储器读总线周期 T4 T3