数字电路的FPGA设计方法和FPGA开发流程解析.pptVIP

数字电路的FPGA设计方法 新的设计方法能够由设计者自己设计器件的内部逻辑功能和定义引脚功能，将原来由电路板完成的大部分工作放在芯片的设计中进行。这样就增加了系统设计的自由度，提高了设计效率，同时减少了所需芯片的种类和数量，缩小了硬件系统的体积，降低了硬件功耗，提高了硬件系统的可靠性。 数字电路的FPGA设计方法 在数字电路的设计中，通常有两种设计思路，一种是自顶向下（Top-Down）的设计思路，另一种是自底向上（Bottom-Up）的设计思路。 传统的数字系统设计多采用自底向上的方法，通常设计者选用标准的通用集成电路芯片和其他元器件，由底层逐级向上构成子系统和系统。 数字电路的FPGA设计方法 数字系统的FPGA设计采用自顶向下设计方法。设计者先将一个硬件系统划分成几个大的模块，设计出各大模块的行为功能或结构，并进行仿真以检验设计是否正确，然后将大的模块分给下一级设计者。这种方法更加的符合人们的逻辑思维习惯，也容易使设计者对复杂的系统进行合理的划分与不断的优化。 数字电路的FPGA设计方法 数字系统设计主要分系统设计和逻辑设计两个阶段。其一般设计过程如下： 1.确定顶层系统的方案 这是设计过程的第一阶段，要求对任务进行透彻了解，并在此基础上决定设计任务和系统整体的功能、输入信号及输出信号。 数字电路的FPGA设计方法 2.描述系统功能，设计算法 描述系统功能是用符号、图形、文字、表达式等来正确描述系统应具有的逻辑功能。设计算法就是把系统要实现的复杂运算分解成一组有序进行的子运算。描述算法的工具有算法流程图、算法状态机、方框图等。 数字电路的FPGA设计方法 3.根据算法选择电路结构 算法明确后，根据算法选择电路结构，并将系统划分为若干个子系统。若某部分规模仍然较大，则可进一步划分。划分后的多个部分应该逻辑功能清楚，便于进行电路设计。 4.设计输入 输入方法有多种，常用的有原理图输入法、硬件描述语言输入法、混合输入法等。 数字电路的FPGA设计方法 5.设计验证（仿真、测试）和设计实现。 当采用EDA技术和自顶向下的分层设计方法设计系统时，每一层都应该有描述、划分、综合、仿真等几个工作过程。这样，就能及时纠正错误，降低了设计成本，提高了可靠性。 数字电路的FPGA开发流程 一般来说，完整的FPGA设计流程包括电路设计与输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证、板级仿真验证与调试等主要步骤。以Altera公司的QuartusII EDA软件为例，其详细的设计流程下图所示。 数字电路的FPGA开发流程 1．电路设计与输入（设计文件） 设计输入有多种表达方式，最常用的是原理图输入和文本输入。原理图是图形化的表达方式，使用元件符号和连线来描述设计。其特点是适合描述连接关系和接口关系，而描述逻辑功能则比较繁琐。文本输入多用硬件描述语言（HDL）来描述和设计电路。设计者可利用HDL语言来描述自己的设计，然后采用EDA工具进行综合和仿真，最后变为目标文件，再用FPGA来具体实现。此外，波形输入和状态机输入方法是两种常用的辅助设计输入方法。 数字电路的FPGA开发流程 2．功能仿真 电路设计完成后，要用专用的仿真工具对设计进行功能仿真，验证电路功能是否符合设计要求，功能仿真有时也被称为前仿真。通过功能仿真能及时发现设计中的错误，在系统设计前期即可修改完成，提高设计的可靠性。 数字电路的FPGA开发流程 3．综合优化（Analysis） 综合优化是指将HDL语言、原理图等设计输入翻译成由与、或、非门、RAM、触发器等基本逻辑单元组成的逻辑连接（网表），并根据目标与要求（约束条件）优化所生成的逻辑连接，输出EDA网表文件，供FPGA厂家的布局布线器进行实现。 数字电路的FPGA开发流程 4．综合后仿真 综合完成后需要检查综合结果是否与原设计一致，做综合后仿真。在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影响。综合后仿真虽然比功能仿真精确一些，但是只能估计门延时，不能估计线延时，仿真结果与布线后的实际情况还是有一定的差距。这种仿真的主要目的在于检查综合器的综合结果是否与设计输入一致。 数字电路的FPGA开发流程 5．实现与布局布线 综合结果的本质是一些由与、或、非门、RAM、触发器等基本逻辑单元组成的逻辑网表，它与芯片实际的配置情况还有较大差距。此时应该使用FPGA厂商提供的软件工具，根据所选芯片的型号，将综合输出的逻辑网表适配到具体的FPGA芯片上，这个过程就叫做实现过程。在实现过程中最主要的过程是布局布线。所谓布局是