优·计算机组成原理 第五章(严军勇)-2003-2012年.pptVIP

高速缓冲存储器 替换算法 冲突发生时，需要替换 随机算法 FIFO算法 LRU算法 虚拟存储器 基本概念 虚地址或逻辑地址 实地址或物理地址 CPU以虚地址来访问主存 虚地址和实地址之间的变换 虚拟存储器 页式虚拟存储器 实页与虚页 程序虚地址：虚页号和页内地址 虚地址到实地址之间的变换：页表机制 优点与缺点 页式虚存的虚－实地址的变换 图5-30 页式虚存的虚－实地址的变换 虚拟存储器 段式虚拟存储器 段的长度因程序而异 程序虚地址：段号和段内地址 虚地址到实地址之间的变换：段表机制 优点与缺点 段式虚存的虚－实地址的变换 图5-32 段式虚存的虚－实地址的变换 虚拟存储器 段页式虚拟存储器 按逻辑结构分段，每段再分页 程序虚地址：段号+页号+页内地址 虚地址到实地址之间的变换：段表+页表 两级查表；段的长度是页长的整数倍，段的起点必须是某一页的起点 虚拟存储器 快表与慢表 访虚存速度慢；加快查表速度 程序局部性特点地址 快表与慢表（页表） 两级存储系统：快表与慢表 双译码方式对应的存储芯片结构:位结构，字段结构 X选择线 Y选择线 …… …… 位结构、双译码方式RAM 双译码方式与单译码方式相比，减少了选择线数目和驱动器数目。存储容量越大，这两种方式的差异越明显 典型的RAM芯片记忆单元总数开放后是一个常数 256 256 256 256 8 8 双译码 65536 65536 16 单译码 驱动器数 选择线数 占用地址位 译码方式 半导体随机存储器和只读存储器 半导体只读存储器 ROM的种类 掩膜式ROM（MROM） ：无法改变 一次可编程ROM（PROM） 可擦除可编程ROM（EPROM） 闪速存储器（flash memory） 半导体随机存储器和只读存储器 RAM芯片分析 ROM芯片 地址线-Ai 数据线-Di 片选线-CE,CS 编程线-PGM 半导体随机存储器和只读存储器 半导体存储器的封装 DIP存储芯片 内存条 单列直插存储模块SIMM 双列直插存储模块DIMM 直插存储模块RIMM 主存储器的连接与控制 主存储器容量的扩展 位扩展 总容量 芯片容量 总片数＝ 容量 地址 数据 存储器 64K×8 16 8 存储芯片 64K×1 16 1 64K×8 芯片组 A15～A0 D7～D0 __ CS ___ WE __ CS A0 A15 D0 D7 ___ WE 64K×1 1 2 3 4 5 6 7 8 I/O I/O I/O I/O I/O I/O I/O I/O . . . . . . . . . . . . . . . . . . . . . . … … 地址总线 数据总线 . . 当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，其单元的内容被同时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单元。 D0 D6 D7 D7 ～D0 CS A15 ～A0 WE 64K ×1 64K ×1 64K ×1 主存储器的连接与控制 主存储器容量的扩展 字扩展 总容量 芯片容量 总片数＝ 容量 地址 数据 存储器 64K×8 16 8 存储芯片 16K×8 14 8 16K×8 16K×8 16K×8 16K×8 ___ WE __ CS D7～D0 A15～A0 A13～A0 A15～A14 ___ WE ___ WE ___ WE ___ WE D7～D0 D7～D0 D7～D0 A13～A0 __ CS __ CS __ CS __ CS A13～A0 A13～A0 译码器 __ Y3 __ Y2 __ Y1 __ Y0 . . . 。 。 。 。 。 A13～A0 D7～D0 64K×8 芯片组 A15～A0 D7～D0 __ CS ___ WE D7 ～D0 CS0 A13 ～A0 WE 16K ×8 16K ×8 16K ×8 16K ×8 2:4 译 码 器 A14 A15 CS1 CS2 CS3 在同一时间内四个芯片中只能有一个芯片被选