dea课程设计简易数字频率计设计--大学毕设论文.docVIP

dea课程设计简易数字频率计设计--大学毕设论文.doc

  1. 1、本文档共20页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
dea课程设计简易数字频率计设计--大学毕设论文

唐 山 学 院 《EDA技术》 课 程 设 计 题 目 系 (部) 班 级 姓 名 学 号 指导教师 2016 年 月 日至 月 日 共 周 2016年 月 日1)设计四位十进制的简易数字频率计,对1HZ-10MHZ的方波信号进行测量; (2)测量的方波频率值要在4位数码管上进行显示; (3) 根据不同的待测方波信号,频率计分为4个量程进行测量,四个量程分别为乘1,乘10,乘100,乘1000量程。 (4)此频率计要设有一个整体复位控制; 设计要求: (1)根据任务要求确定状态关系,画出状态转换图; (2)写出设计程序; (3)给出时序仿真结果; (4)最后要有设计总结; 二、设计原始资料 QuartusⅡ软件;EDA实验箱;计算机一台设计说明书1份,不少于2000字,应包含原理、相关软件介绍、仿真波形分析。Voknei A.Pedroni.《VHDL数字电路设计教程》.电子工业出版社,2008.5 [2].潘松黄继业EDA技术实用教程》(第二版)科学出版社,2005.2 1 引言 1 2应用工具 2 2.1 EDA技术介绍 2 2.2 VHDL语言介绍 2 3总体设计 3 3.1设计 3 3.2设计要求 3 3.3设计原理 3 3.4设计思路 3 3. 3 3.5.1分频模块设计 3 3.5.2频率测量模块设计 5 3.5.3锁存与倍率分辨模块设计 6 3.5.4译码模块设计 7 3.6模块连接 8 4系统仿真 9 4.1系统仿真 9 4.2系统下载 9 4.3结果分析 9 5总结及体会 10 参考文献 11 12 1 引言 2应用工具2.1 EDA技术介绍 EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。 EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来。EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。 2.2 VHDL语言介绍 电子设计自动化(EDA)的关键技术之一是要求用形式化方法来描述数字系统的硬件电路。VHDL 硬件描述语言在电子设计自动化中扮演着重要的角色,他是EDA 技术研究的重点之一。   VHDL的英文全写是:VHSIC(Very High Speed Integrated Circuit)Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前,它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位,它也被用来设计ASIC。 硬件描述语言是EDA 技术的重要组成部分,VHDL 是作为电子设计主流硬件描述语言。因此,VHDL成为硬件描述语言的业界标准之一。一个完整的VHDL程序包括以下几个基本组成部分:实体(Entity),结构体(Architecture),程序包(Package),库(Library)。其中,实体是一个VHDL程序的基本单元,由实体说明和结构体两部分组成,实体说明用于描述设计系统的外部接口信号;结构体用于描述系统的行为,系统数据的流程或系统组织结构形式。程序包存放各设计模块能共享的数据类型,常数,子程序等。库用于存放已编译的实体,机构体,程序包及配置。 VHDL 语言的编译环境有不同的版本,我们应用的是Altera 公司的Maxplus 软件,它的操作顺序如下:使用TEXTEDITOR 编写VHDL 程序使用COMPILER 编译VHDL 程序;使用WAVE2FORMEDITOR,SIMULAROT 仿真实验;使用TIMINGANALTZER 进行芯片的时序分析;用FLOORPLANEDITOR 锁定芯片管脚位置;使用PROGRAMMER 将编译好的VHDL 程序下载到芯片中。 3总体设计 3.1设计1)设计四位十进制的简易数字频率计,对1HZ-10MHZ的方波信号进行测量; (2)

您可能关注的文档

文档评论(0)

minyaoguniang + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档