《精》计算机组成原理(第三章).ppt

定义：比主存储器体积小但速度快，用于保有从主存储器得到指令的副本——很可能在下一步为处理器所需——的专用缓冲器。 cache（高速缓冲存储器 ） DRAM（Dynamic Random Access Memory），即动态随机存取存储器，最为常见的系统内存，使用电容存储，每隔一段时间，要刷新充电一次，否则内部的数据即会消失，只能将数据保持很短的时间。性能低，集成度高，功耗小。 SRAM （Static RAM），它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。性能高，集成度低（相同容量内存体积大，较占用主板面积），功耗大。 高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。 延伸知识 cache（高速缓冲存储器 ） 基本概念 在计算机存储系统的层次结构中，介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。 高速缓冲存储器和主存储器之间信息调度和传送是由硬件自动进行的。 某些机器甚至有二级三级缓存，每级缓存比前一级缓存速度慢且容量大。而这时，一开始的高速小容量存储器就被人称为一级缓存。 延伸知识 组成结构 高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。 　　主要由三大部分组成： 　　Cache存储体：存放由主存调入的指令与数据块。 　　地址转换部件：建立目录表以实现主存地址到缓存地址的转换 （主要包括主存地址寄存器、Cache 地址寄存器等） 替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。 cache（高速缓冲存储器 ） 作用介绍 在计算机技术发展过程中,主存存取速度一直比CPU操作速度慢得多; 中央处理器的高速处理能力不能充分发挥，计算机效率受到影响; cache可用来缓和中央处理器和主存储器之间速度不匹配的矛盾. cache的容量只有主存的几百分之一，但存取速度能与CPU相匹配. 根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。 因此，当中央处理器存取主存储器某一单元时，计算机硬件就自动将包括该单元在内的那一组单元内容调入cache，CPU即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。 于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果CPU绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。 高速缓冲存储器最重要的技术指标是它的命中率。 延伸知识 3.4 总线结构 一、单总线结构 单总线（系统总线） CPU 主存 I/O接口 I/O 设备1 I/O 设备2 I/O接口 … I/O 设备n I/O接口 … 小型计算机、微型计算机多采用此结构 单总线结构的优缺点 优点：结构简单，便于扩充 缺点：1、所有传输经过总线，易形成计算机系统的瓶颈 2、不允许两个以上部件在同一时刻向总线传输信息， 影响系统工作效率的提高 3.4 1. 双总线结构 （主存、CPU速度高，I/O设备速度低，主存总线与I/O总线分开） 具有特殊功能的处理器 CPU将一部分功能下放 由通道对I/O统一管理 完成外设和主存间传送 通道 I/O接口 设备n … … I/O接口 设备0 CPU 主存 主存总线 I/O总线 二、多总线结构 3.4 大、中型计算机系统多采用此结构 双总线结构的优缺点 优点：将速度较低的I/O设备从单总线上分离出来 形成主存总线和I/O设备分开的结构 通道可以发挥辅助管理的功能，提高系统的吞吐能力 缺点：I/O设备速度也有不同（高速局域网卡、高性能图形卡属于高速I/O设备，FAX、modem等属于低速I/O设备），共用总线不利于计算机工作效率的提高。 （小汽车与大货车） 3.4 2. 三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 设备1 设备n