《精》计算机组成原理第5章_2.pptVIP

设备选择电路 DBR D Q 数据线 启动命令 地址线 SEL 输入数据 启动设备 设备工作 结束 1 Q Q D INTR B Q Q MASK 设备编码器 排队器 中断查询 来自高一级 的排队器 至低一级 的排队器 向量地址 中断响应 INTA 中断请求 命令译码 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 2. I/O 中断处理过程 1 0 ⑧ 设备选择电路 以输入为例 ③ 排队 INTP1′ INTP2′ INTP3′ INTP4′ INTR1 INTR2 INTR3 INTR4 1 1 1 1 设备 1#、2#、3#、4# 优先级按 降序排列 INTRi = 1 有请求 即 INTRi = 0 INTR1 例题： 根据以下要求设计一个产生3个设备向 量地址的电路。 （1）3个设备的优先级按A→B→C降序排列。 （2）A、B、C的向量地址分别为110 100、 010 100、000 110。 （3）排队器采用链式排队电路。 （4）当CPU发来中断响应信号INTA时，可 将向量地址取至CPU。 P194 多重中断的概念 k l m k +1 l +1 m +1 第一次 中断 第二次 中断 第三次 中断 程序断点 k+1 , l+1 , m+1 单重中断和多重中断的服务程序流程 中断否？ 保护现场 设备服务 恢复现场 开中断 中断返回 取指令 执行指令 中断服务程序 中断响应 程序断点进栈 关中断 向量地址 PC 中断周期 是 中断返回 保护现场 设备服务 恢复现场 开中断 开中断 开中断 中断隐指令 中断隐指令 否 取指令 执行指令 中断否？ 否 中断响应 程序断点进栈 关中断 向量地址 PC 中断周期 是 中断服务程序 单重 多重 5.6 DMA 方式 一、DMA 方式的特点 1. DMA 和程序中断两种方式的数据通路 CPU 主 存 ACC 中断接口 DMA 接口 I/O 设 备 中断方式数据传送通路 输入指令 输出指令 DMA方式数据传送通路 2. DMA 与主存交换数据的三种方式 (1) 停止 CPU 访问主存 控制简单 CPU 处于不工作状态或保持状态 未充分发挥 CPU 对主存的利用率 主存工作时间 CPU不执行程序 DMA不工作 DMA不工作 DMA工作 CPU控制 并使用主存 DMA控制 并使用主存 t (2) 周期挪用（或周期窃取） DMA 访问主存有三种可能 CPU 此时不访存 CPU 正在访存 CPU 与 DMA 同时请求访存 此时 CPU 将总线控制权让给 DMA 主存工作时间 CPU控制 并使用主存 DMA控制 并使用主存 t (3) DMA 与 CPU 交替访问 主存工作时间 DMA控制 并使用主存 CPU控制 并使用主存 t CPU 工作周期 C1 专供 DMA 访存 C2 专供 CPU 访存 所有指令执行过程中的一个基准时间 不需要 申请建立和归还 总线的使用权 C1 C2 二、DMA 接口的功能和组成 1. DMA 接口功能 (1) 向 CPU 申请 DMA 传送 (2) 处理总线 控制权的转交 (3) 管理 系统总线、控制 数据传送 (4) 确定 数据传送的 首地址和长度 (5) DMA 传送结束时，给出操作完成信号 修正 传送过程中的数据 地址 和 长度 DMA接口 主 存 CPU 2. DMA 接口组成 DMA 控 制 逻 辑 中 断 机 构 设备 HLDA AR WC DAR HRQ 中断请求 数据线 地址线 +1 +1 溢出信号 DREQ DACK BR 三、DMA 的工作过程 1. DMA 传送过程 预处理、数据传送、后处理 (1) 预处理 通过几条输入输出指令预置如下信息 通知 DMA 控制逻辑传送方向（入/出） 设备地址 DMA 的 DAR(设备号，启动) 主存地址 DMA 的 AR 传送字数 DMA 的 WC 预处理： 主存起始地址 设备地址 传送数据个数 启动设备 DMA DMA DMA 数据传送： 继续执行主程序 同时完成一批数据传送 后处理： 中断服务程序 做 DMA 结束处理 继续执行主程序 CPU (2) DMA 传送过程示意 允许传送？ 主存地址送总线 数据送I/O设备（或主存 ） 修改 主存地址 修改 字计数器 数据块 传送结束？ 向CPU申请 程序中断 DMA请求 否 否 是 是 数据传送 BR 设备 DMA 控 制 逻 辑