《精》计算机组成原理考点整理.docVIP

个人整理，仅供参考 题型 单项选择题 每题1分 共 10分 填空题 每空1分 共15分 名词解释题 每题1分 共5分 简答题 每题5分 共25分 判断改错题 每题2分 共10分 计算和设计题 共35分 第一章 冯诺依曼型计算机的工作原理【填空题】 冯诺依曼型计算机的工作原理是 存储程序并按地址顺序执行。 第二章 IEEE 754 浮点数格式标准【填空题】 考查点：ieee754 标准浮点数由哪几个部分组成，将一个十进制数写成ieee754 标准浮点数的形式 按IEEE754标准，一个浮点数由 尾数的符号s，阶码E ，尾数m 三部分组成. 当S、E、M全为0时，表示0；全为1时，表示无穷大； 例题：十进制（20.375）转换为754标准32位浮点数的二进制存储格式。 20.375(10100.011(1.0100011*2^4 ( e=4; S=0; E=e+127=131 M=0100011; (S+E+M=00100011 0000 0000 0000 0000（补全位） =十六进制(41A30000) 原码 补码 反码 移码的定义 和 互换 【填空题或选择题】 考点： 已知一个数的原码，求其补码；已知一个数的补码，求其负数的补码。 从y(补)求-y(补)的法则：对y(补)包括符号位“求反且最末位加1”，即可得到-y(补)。 例题：x=+122 , y=-122 x(原)， x(反)， x(补) y(原)， y(反)， y(补) -y(补)1 补码的加减法 【计算题】 考点：变形补码做加减法的计算，并说明计算结果是否出现溢出，如果有溢出，是上溢还是下溢（p29 例17 例18） 为了判断‘溢出’是否发生，常采用双符号位法，即正数符号位‘00’，负数符号位‘11’。 例17、x=+01100 ， y=+01000 ，求 x+y。 x(补)=001100 ，y(补)=001000 ，x(补)+y(补)=010100 ；符号位出现‘01’，正溢出。 例18、x=-1100 ， y=-1000 ， 求x+y。 x(补)=110100 ， y(补)=111000 ， x(补)+y(补)=101100 ；符号位出现‘10’，负溢出。 不恢复余数法做除法 【计算题】 考点：用不恢复余数法做除法，写出计算过程 （p43 例23） 例23、x=0.101001 ， y=0.111 ， 求x/y。 x(补)=0.101001；y(补)=0.111；-y(补)=1.001； 多功能算术/逻辑运算单元 【填空题 判断题】 考点：74181ALU 和 74121ALU 的原理和二级，三级先行进位的实现（p50 图2.13） 4片74181的P、G输出端送入74182先行进位部件（CLA），可实现16bit二级的先行进位。 16片74181和5片74182可以构成64bit具有三级先行进位。 浮点加减法运算 【计算题】 考点： 浮点加减法计算 （p55 例28） 浮点运算流水线加速比的计算 （p60 例 32） 例28、设x=（2^010）*0， y=（2^100）*（-0，求x+y。 例32、假设有一个4级流水浮点加法器每个过程段所需的时间为：0操作数检查t1=70ns，对阶t2=60ns，相加t3=90ns，规格化t4=80ns，缓冲寄存器L的延时为tl=10ns，求：（1）4级流水线加法的加速比为多少？（2）如果每个过程段的时间都相同，即都为75ns（包括缓冲寄存器）时，加速比为多少？ 解：（1）加法器的流水线时钟周期至少为 t=90ns + 10ns = 100ns 如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 t1+t2+t3+t4=300ns 因此，4级流水线加法器的加速比为 Ck=300/100 = 3 （2）当每个过程段的时间都是75ns时，加速比为 Ck=300/75 = 4 第三章 存储器的分级 【简答题】 考点：存储器分为哪三级，为什么分三级，每级的作用 对存储器的要求是容量大、速度快、成本低，但是在一个存储器中要求同时兼顾这三方面是困难的，为了解决这一矛盾，计算机通常采用多级存储器体系结构： 高速缓冲寄存器，计算机利用cache来高速存取指令和数据。 主存储器，用来存放计算机运行期间的大