第2章80868088微处理器及其体系分析.ppt

(4)　　、　　总线请求(输入)/总线请求允许(输出)信号(双向)　这两个引脚可供CPU以外的两个处理器用来发出使用总线的请求　信号和接收CPU对总线请求信号的回答信号，它们都是双向。　　的优先级比　　高。 2-* 2、最大方式的系统基本结构 系统中增加了总线控制器8288，使控制总线的驱动能力更强、功能更加完善。 8288用来代替CPU提供总线控制和命令信号总线控制器。 8288的引脚信号分为：输入状态信号、控制信号、输出总线命令信号和输出总线控制信号。 2-* 最大模式系统总线的形成：应用于多微机处理系统，增设总线控制器8288 CLK READY RESET A19-A16 BHE AD15-AD0 8086CPU MN/MX STB 8282 或8283 8284 RES 时钟 发生器 存储器 DATA I/O外设 DATA 数据总线 地址总线 地址总线 地址/数据 VCC S0 S1 s2 CLK 8288 DT/R s0 s1 s2 ALE DEN IOWC IORC MWTC MRDC … BHE 8286 或8287 T OE 2-* 3、多处理器系统 多处理器系统改进系统的性能和增加了系统的吞量。 多个处理器挂在同一总线上，必须解决的问题是： 总线的争用 处理器间通信 2-* 最大工作方式提供的多道处理性能适应于三种基本配置：协处理器配置、紧耦合配置和松耦合配置 前两种配置：处理器共享存储器和I/O设备，而且共享总线控制逻辑和时钟发生器。后援处理器需使用总线时需通过　　或　　向CPU申请。紧耦合配置中，后援处理器可独立工作，协处理配置中，后援处理器不能独立工作，必须与CPU直接通信。这两种配置中，后援处理器不能是8086/8088CPU. CPU只提供两条请求/请求允许信号线，所以共享总线的后援处理器数目有限。 2-* 松耦合配置用于中型和大型系统中，系统中可包含多个共享总线的主控者。每一个主控者必须配置一个8288总线控制器和一个8289总线仲裁器。 当多个主控者同时要求使用总线时，由8289将总线赋给优先级别高的主控者。 2-* 2.5　8086/8088的操作及其时序 2.5.1　总线周期、T状态和操作时序 由外部的8284A芯片提供主频为5MHz的时钟信号，其时钟周期为200ns。 CPU在执行指令过程中，凡需执行访问存储器或访问I/O端口的操作都统一交给BIU的外部总线完成，进行一次访问(存取一个字节)所需的时间称为一个总线周期。一个总线周期由4个时钟周期组成，一个时钟周期称为一个T状态，因此基本总线周期用T1、T2、T3、T4表示。 CPU执行数据输入操作，称为总线“读”周期； CPU执行数据输出操作，称为总线“写”周。 2-* 考虑到存储器或外设速度不如CPU，在基本总线周期T3、T4之间插入一个或多个附加时钟周期Tw的功能，Tw又叫等待状态。 总线周期只用于CPU与存储器或I/O端口之间传送数据和填充指令队列，如果在一个总线周期之后，不立即执行下一个总线周期，那么，系统总线就处于空闲状态，或称T1空闲周期。 空闲状态可以包含一到多个时钟周期。 2-* 一个微机系统要完成各种任务，需要在时钟同步下执行许多操作，，这就构成了CPU的操作时序。8086的主要操作包括： 系统的复位和启动操作 总线操作 中断操作 暂停操作 总线保持或总线请求/允许操作 2-* 2.5.2　系统的复位和启动操作 8086/8088的复位和启动操作是8284A时钟发生器向其RESET引脚上加上触发信号而执行的。 8086/8088要求此复位信号至少有4个时钟周期的高电平，如果是初次加电引起复位(冷启动)，则要求有大于50ns的高电平。 2-* 当RESET引脚接受到第一时钟周期的正跳变后，8086/8088进入内部RESET阶段。再过一个时钟周期，所有三态输出线，都被置成浮空状态，直到RESET回到低电平，结束复位操作为止。 CLK RESET 输入 内部 RESET 所有三态 输出线 不作用状态 浮空 系统复位时序 2-* 当8086/8088进入内部RESET时，CPU就结束现行操作，进入复位状态。 CPU将标志寄存器、IP、DS、SS、ES以及指令队列清零，并将CS置为FFFFH。RESET为低电平时，