- 1、本文档共16页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
4.切動VGA模組的DIPSW,即可由LED得驗證-可程式信號處理實驗室
實驗四:FPGA簡介
一、簡介:
現場可程式化的閘陣列 (Field Programmable Gate Array 簡稱FPGA) 是一種在研發現場可立即規劃的多功能元件;(Flip Flop)所組成,,,IC,:
ASIC(Application Specific IC)原型製作。
少量生產時。
驗證系統的功能是否正確。
目前的可程式化邏輯陣列大致上可分成兩種硬體結構,(Anti-Fuse 反熔絲型)的FPGA,;,FPGA一般多為SRAM(Static RAM 靜態可讀寫記憶體) Base,,;,,SRAM-BaseFPGA仍然十分受到歡迎,Xilinx公司的SRAM-Base FPGA為例,FPGA的結構與使用方法。
二、FPGA結構介紹:
FPGA的內部結構主要可分為三個部分(如圖7.1所示)
可組織的邏輯區塊(Configurable Logic Blocks 簡稱 CLB)
輸入/輸出區塊(I/O Blocks 簡稱 IOB)
可程式化交連(Programmable Interconnects)
以下就以此三個部分做細部介紹:
( FPGA內部結構圖)
可組織的邏輯區塊(CLB):
此處為構成邏輯功能的主要區域,(Function Generation Section)與正反器所組成(如圖7.2所示)。
在函式產生區中是利用F,G,H 3個查表邏輯(Look-Up Table)來組成;F與G為4對1的Look-Up Table,種不同的和之積(Sum of Product)邏輯函數,H為3對1的Look-Up Table,F,G的輸出與外部輸入當作輸入信號,H的輸出可得到F,G與外部輸入信號的和之積形式;,;SRAM中每一個Bit所對映(Mapping)控制的。
( CLB內部結構圖)
輸入/輸出區塊(IOB):
IOB是做為CLB對外界的介面(如圖7.3所示),IOB可規劃成輸入、IOB可設定成的形式:
( IOB內部結構圖)
(1) 當成輸入時:
直接輸入(Direct Input)
正反器及鎖定輸入(Flip-Flop Contain Latch)
提升電阻輸入(Pull-Up Resistor)
當成輸出時:
直接或暫存器輸出(Direct/Registered Output)
反向輸出(Invertered/Not)
三態或開關輸出(Tri-State/On/Off)
3. 可程式化交連 (Programmable Interconnects):
可程式化交連是使IOB與CLB或CLB與CLB之間能互相連接在一起的媒介,,,(Switch Matrix),(Interconnect Buffer)及金屬接線(Metal Resource),,7.4所示)
( Switch Matrix的連接方式圖)
交連緩衝器:是為了增加Connect Line的推動能力而設計的,
金屬接線: 包含以下三種型式的接線:
一般交連(General Purpose Interconnect):
約有4~8條連接線(如圖7.5所示),Switch Matrix,
( General Purpose Interconnect結構圖)
直接相連(Direct Connection):
(如圖7.6所示)主要用於相鄰或相隔不遠的IOB或CLB的連接。
(圖7.6 Direct Connection連接方式圖)
(I)長接線(Long Line):
長度較General Purpose Interconnect長,IOB或CLB。
配合三態緩衝器的開關組成匯流排。
每條Long Line的末端都有Pull Up電阻,Wire AND功能(如圖7.7所示) 。
(圖7.7a 用Long Line當作多工匯流排)
(圖7.7b 用Long Line當作Wire AND的方式)
三、 FPGA 主板規格
Altera EP1K100FC484-3 ( 10 萬 gates ) FPGA, 具無限次燒錄週期
透過RS232 快速電路下載及ISP ( In System Programming )燒錄, 並具資料壓
縮, 可同時燒錄多組電路, 並可做動態電路切換
2048K bits 電路架構EEPROM, 可重覆燒寫10 萬次
PLL 頻率合成器提供
您可能关注的文档
最近下载
- QB_T 4563-2013金砂糖.pdf
- 大坝安全监测系统运检导则(试行) QGDW 46 10022.24-2020.docx VIP
- 第五单元 一方水土养一方人 达标训练(含答案) 浙江省人教版七年级人文地理下册.docx
- 奋进新征程建功新时代PPT模板.ppt VIP
- 规范《GB712-88-船体用结构钢》.pdf
- 二年级上册语文教学设计21《狐假虎威》一等奖 刘芳 部编版.docx VIP
- Q_GDW 46 10022.25-2020 通风空调系统运检导则.docx
- 12如何帮助学生学会正确地与异性同学交往?.docx VIP
- 专题1.2 数轴与动点经典题型(四大题型)(原卷版).docx VIP
- 拉森钢板桩专项施工方案.doc
文档评论(0)