《逻辑综合器的故事.docxVIP

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《逻辑综合器的故事

逻辑综合器的故事原文转自:/ShowTopic.aspx?id=123258(一)FPGA设计流程中,逻辑综合的过程非常重要。 由于HDL代码的多样性,逻辑综合的质量对最终设计性能的影响非常大。?在.18微米到.15微米的时代,FPGA的性能很大程度上取决于门延迟。根据我的经验,微米时代,FPGA内部延迟一般70%是逻辑门的延迟,而30%是线延迟。 也就是说,最高设计频率FMax取决于关键路径中寄存器间的逻辑层数。 而逻辑层数一方面取决于设计师在设计中对设计流水线的把握,另一方面就取决于逻辑综合器综合质量的好坏。因此,那个时代对逻辑综合的依赖程度那是相当强。。。。。。 ALTERA的软件一直是不错的。从90年代的maxplusii就能够做包括HDL的逻辑综合在内的全流程。到后来的Quartus,也都能做。但是,性能都很弱。。。。Xilinx的逻辑综合还不如altera,因为他们就没有逻辑综合器。 后来开发出了XST, 虽然也比较弱,但是好歹还可以用用,能凑成一套完整的流程。? ?所以两家公司都鼓励用户采用第三方的逻辑综合器。??这样一来,逻辑综合器就很火爆了,用的人也多,买的人也多。价格很高,还不降价。??那时的逻辑综合器一共有3个厂商在做,Synopsys, synplicity, Mentor.??Synopsys的ASIC逻辑综合器DesignCompiler做的相当强。对于FPGA的逻辑综合器,Synopsys财大气粗,根本看不上,只是搞了一个小产品FPGAExpress. 虽然性能一般,但在当时也是很不错的了,因为比起A和X的工具来说,已经好太多了。 Synplicity公司抓住这个时机,推出的Synplify,和synplifyPro,性能就很强悍了,速度爆快,而且还有很多附加的功能,例如RTL图,工艺图,状态机转移图等等。。。非常好用,一时风靡整个FPGA设计领域。 Mentor公司也推了一个产品叫 Leonardo Spectrum,名字还是很好记,因为当时泰坦尼克号的男主角也叫这,而且AC米兰有个球星好像也叫莱昂纳多,反正听着挺熟的。 这个小工具俺用的不多,因为基本上用FPGAExpress就基本够用了。? ?-------微米时代就说这么多。明天开始纳米时代的故事。?(二)FPGA发展到纳米时代以后,最大的特点就是规模可以做的非常大。纳米这个概念已经被用滥了。。。FPGA这个行业内纳米一般是指连线的宽度。当连线变细后,相同面积的硅片上就可以容纳更多的晶体管。所以FPGA的规模就比以前大好多。 现在最大的已经有数十万逻辑单元,数兆的RAM。 这里没有写实际的数量,实在是世界变化快。。。 但是,也带来了一个副作用: 连线的宽度越小,对信号的延迟作用就越明显。之前说过,微米时代的FPGA,逻辑延迟占到了70%,线延迟占到了30%。 而到了纳米时代,这个比例基本都在50%左右。 但是总体说来,芯片的性能还是有了很大的提高。??这个时候,对FPGA的综合技术也提出了新的要求。 当设计规模变大后,需要综合器能够在很短的时间内出结果。因为逻辑单元数太多,以前综合一次也就1小时最多了,而现在动不动就要数小时。这几个小时确实非常难熬。??怎么办呢。。。。EDA工具厂商早都料到这个结果,开始提出了各种各样的解决方案。 有的人开始开发出支持多进程的软件。也就是说,可以利用现在的多核CPU, 几个CPU同时跑一个工程,这样人多力量大,可以把编译时间缩短到几分之一。? ?想法是好的。现实很残酷。??为什么呢。。。 当一个算法,如果后面的计算和前面的计算没任何关系,那么我们可以把它们切成好几部分,各自跑各自的。 到最后大家把结果一汇总,行了。这样就能够节约很多的时间。 但是如果算法中前面的计算和后面的计算依赖性很强,那么不管怎么切,后面的总是要等待前面的结果出来才能继续走。 这样,即使切的再多,也无济于事。 而FPGA设计的编译似乎正是后面一种。。。。。 此路不通。??另一种方法是,把设计先划分成几块,第一次编译的时候,把每次编译的结果记录下来。 当下次再编译时,先去查查看,和上次的结果相比,到底是哪些部分被改动了。 改动过的模块,用新的内容代替,没改动过的,就不要再动了。 这个技术最早被叫做modular design. 也有叫增量编译的, 也有叫做多点综合的。。。。。 总之一句话,都是采用了这样的方式来实现这个过程的。??到纳米技术的时代,综合工具的市场也出现了一些变化。 FPGA厂商由于长期依赖与第三方的综合工具, 心里实在不舒服。 为什么呢。。。。。。? ?因为逻辑综合器对设计的性能影响太大了。 如果逻辑综合器综合出来的结果altera的要好于xilinx的,那altera的芯片就要占很大便宜了。。。。。名声很重要。 谁也不能

文档评论(0)

84537592 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档