LVDS与PECLLVPECLCMLRS-422及单端器件之间的接口设计.docVIP

LVDS与PECL、LVPECL、CML、RS-422及单端器件之间的接口设计 ?图1：PECL/LVPECL到LVDS的接口电路。 图一 (LVDS)在对信号完整性、低抖动及共模特性要求较高的系统中得到了广泛的应用。本文针对LVDS与其他几种接口标准之间的连接，对几种典型的LVDS进行了讨论。 如今对高速数据传输的需求正推动着接口技术向高速、串行、差分、低功耗以及点对点接口的方向发展，而低电压差分信号(LVDS)具备所有这些特性。Pericom半导体公司可提供多种LVDS驱动器、接收器以及时钟分配缓冲器芯片。 本文将讨论LVDS与正射极耦合逻辑(PECL)、低电压正射极耦合逻辑(LVPECL)、电路模式逻辑(CML)、RS-422以及单端器件之间采用电阻网络的接口电路设计。 图2：调整电路，R1＝(VR1＋R1a)，R2＝(VR2＋R2a)，R3＝(VR3＋R3a)。 图二 因为各厂商所提供的驱动器与接收器的结构不一样，所以本文提供的电路仅供设计时参考。设计者需要对电路进行验证，并调节电路中的电阻和电容值以获得最佳性能。 电阻分压器的计算 表1列出了本文所采用的不同接口标准的工作电压。为使PECL和LVPECL接口标准能与Pericom公司的LVDS器件进行连接，采用电阻分压器在不同电压之间切换。 ? 图3：PECL到LVDS的接口电路。 图三 图1所示的接口电路采用由电阻R1、R2和R3组成的电阻分压器。R1、R2与R3的电阻值计算如下： R1||(R2＋R3)＝Z [(R2＋R3)/(R1＋R2＋R3)]＝Va/Vcc R3/(R1＋R2＋R3)＝Vb/Vcc 其中： Va为SEPC或LVPECL的偏置电压Vos，分别为3.6V和2.0V； Vb为LVDS的偏置电压Vos，等于1.2V； ? 图4：LVDS到PECL的接口电路。 图四 Z为线路阻抗，等于50Ω。 Vb上的增益G为：G＝R3/(R2＋R3) Vb上的摆幅为：Vbs＝Vas×G 其中： 图5：LVPECL到LVDS的接口电路。 图五Vas为Va上的摆幅；Vbs为Vb上的摆幅。 由于在计算中没有考虑驱动器的输出阻抗，所以在实际应用设计中，R1、R2及R3的电阻值与上述计算的结果不一样。另外，不同厂家的驱动器的输出结构和阻抗不一样，因此R1、R2及R3的电阻值也是不同的。可以通过三种方法算出电阻值。 1.经验法 图6：LVDS到LVPECL的接口电路。 利用表2列出的电阻参考值，并根据后面介绍的方法2及方法3来调节这些值。者应通过测量Va和Vb上的偏置电压Vos以及摆幅Vpp来验证实际应用设计电路。 2.仿真工具法 从厂家获得驱动器的IBIS模型，并针对R1、R2及R3的电阻值对接口电路进行仿真。如果IBIS模型和仿真工具都很精确，则电路仿真将提供准确的R1、R2及R3的电阻值，然后通过测量实际电路来验证仿真得到的电阻值。 3.实际调节法 图7：采用二极管的LVDS到LVPECL的接口电路。 图七 采用图2所示的电路调节R1、R2及R3的电阻值。电阻R1a、R2a及R3a用来限制调节范围，以避免出现过载电流。当调节电路并用示波器监视Va与Vb上的信号时，调节VR1、VR2与VR3： a. 对于Pericom公司的LVDS 接收器，Vb上的Vos(在摆幅范围中间的平均电压)应介于0.8V－1.6V之间。有关Va上的Vos，请查阅驱动器参数。 b. 对于Pericom公司的接收器，Vb上的摆动范围应介于350mV－550mV之间。有关Va上的摆幅，请参见驱动器规范，Va上的摆幅可能低于驱动器规范以便满足Vb上的摆幅要求。 图8：CML到LVDS的接口电路。 图八 c. 电路调节完以后，再测量VR1与R1a，得到R1的电阻值；测量VR2与R2a，得到R2的电阻值；测量VR3与R3a，得到R3的电阻值。 d. 用较低频率的信号对电路进行调节会更加简单，频率最好介于100kHz－10MHz之间，但请确认电路是否在正常频率下工作，如果需要的话可再次调节。 图9：LVDS到CML的接口电路。 图九 接口电路的限制 由于接口电路增加了额外电容与电阻网络，因此接口电路的最高工作频率将低于器件手册上提供的最高频率。驱动器与接收器之间的走线长度也有限制，走线长度取决于频率，当频率为66MHz时，估计最大走线长度为14英寸，频率为320MHz时则为2英寸。 走线长度是一个实际问题且取决于实际设计。为减少寄生电容、电感及信号反射以获得更高性能，接口电路中器件之间的走线应尽量短，越短越好。接口电路使用的电容、电阻以及二极管必须为短引脚的高速器件，而且最好采用芯片型封装。