EDA结业论文--精.docVIP

武汉职业技术学院课程结业论文 论文题目：DDS信号源的设计 姓 名： 张 高 所在院系： 电子信息工程学院 班 级： 通信12303班 学 号： 指导教师： 虞 沧 武汉职业技术学院 二〇一三年十二月 目 录 封 面……………………………………………1 目 录……………………………………………2 摘 要……………………………………………3 第一章：操作步骤………………………………4 第二章：设计框图………………………………5 第三章：各功能的模块程序编译………………9 第四章：列出仿真波形…………………………15 小 结……………………………………………16 致 谢……………………………………………17 参考文献…………………………………………17 摘要 DDS是一种以全数字从相位概念出发直接合成所需波形的一种频率合成技术。目前使用最广泛的方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。包含ds_fen,dds_rom，dds_sins三个模块。广泛应用于通信，雷达，测控，电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量的测量都要用到信号发生器。综上所述，不论是在生产还是在科研与教学上，信号发生器都是电子工程师信号仿真试验的最佳工具。随着现代电子技术的飞速发展，现代电子测量工作对信号发生器的性能提出了更高的要求，不仅要求能产生正弦信号源、脉冲信号源，还能根据需要产生函数信号源和高频信号源。 操作步骤 编写DDS--fen、DDS--sin、DDS--rom三个模块的VHDL源代码。见附录。 代码编译无误后打包保存好。 做DDS信号源的顶层文件。　　　　　　　　　 dds_fen模块 根据需要生成的信号频率值，产生对应的时钟信号，是DDS设计的核心部分。 clk为系统时钟； clr为清零信号； datain为所需频率值。 该模块根据datain提供的频率值，产生对应的后续模块的时钟信号。在后续正弦波产生模块中需要提供的时钟信号为所需频率值的64倍，通过相位累加即可得所需频率。 第二章 设计框图 （1）dds_fen元件： dds_sin模块实现正弦波地址数据输出 dds_sin元件： 　　 （３）dds_rom元件：　　　　　　　　　　　　　　　　　　　　　 （４）　根据三个模块以及输入输出器件做成DDS信号源顶层文件，如下图 　DDS信号源顶层文件图 DDS信号源外部接口 端口说明 clk:系统时钟 clr:清零信号 datain[19..0]：设定频率值 dataout[7..0]：频率输出 4、锁引脚，如下所示 clk：N2 clr：N25 datain：N26、P25、AE14、AF14、AD13、AC13、C13、 B13、A13、N1、P1、P2、T7、U3、U4、V1、V2 dataout：D25、J22、E26、E25、F24、F23、J21、J20 上图为时钟引脚和开关引脚 下图为扩展端口引脚 5、完成顶层文件设计，锁好引脚并编译通过后，保存文件，连接DE2开发板。在全程编译通过的后下载到DE2，扩展端口GPIO_0[7]~ GPIO_0[0]外接D/A变换后在电脑上观察波形。 第三章 模块程序编译 DDS--fen模块的VHDL源代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY dds_fen IS GENERIC(WIDTH:INTEGER:=20; clk_k:INTEGER:; PORT(clk,clr:IN STD_LOGIC; datain:IN STD_LOGIC_VECTOR(WIDTH-1 DOWNTO 0); clk_out:OUT STD_LOGIC); END; ARCHITECTURE one OF dds_fen IS SIGNAL q:INTEGER RANGE 0 TO cl