可编程逻辑电路设计实验--精.docVIP

可编程逻辑设计 实验报告 教学院 专业 班级 学号 姓名  目录 实验一 LPM环境熟悉内容 2 实验二 CPLD的ROM/RAM使用 6 实验三 CPLD的FLASH MEMORY使用 9 实验四 CYCLONE II系列FPGA内部存储器应用 12 实验五 FPGA内部乘法器的应用 15 实验六 stratix内部结构及移位寄存器设计 18 实验七 FPGA内部RAM应用——异步FIFO设计 21 实验八 FPGA的锁相设计 25 实验九 FPGA中数字信号处理模块应用 29 实验十 ALU设计 34 实验十二 乘法器的FPGA设计 41 实验十三 FFT的FPGA设计 47 实验一 LPM环境熟悉内容 [实验目的] 1、学会使用LPM参数化模块库进行系统设计。 2、学会器件选择及器件的引脚分配 3、了解所选器件的逻辑单元结构 [实验原理] 1、用LPM参数模块化设计方法设计一个16位的加减可控计数器 2、选择合适器件，并进行引脚分配 3、查看器件内部资源使用情况，并对引脚重新进行合理分配 [实验步骤] 1、打开QuartusII，新建一个工程addsub16 3、打开symbol tool，选择megafunctions/arichmetic下的lpm_counter,点击OK, 修改该宏函数输出的形式及存放目录和名称 4、选择器件，输入数据位数和实现的功能,选择器件的计数使能 5.选择清零端口,可加上输入输出端口 6.选择具体器件,进行引脚分配（如果引脚自动分配，可直接进行综合编译） 7.查看器件内部逻辑单元使用情况,内部资源调整 8.内部资源调整后重新综合 9.功能仿真达到预期结果 实验二 CPLD的ROM/RAM使用 [实验目的] 学会使用LPM参数化模块库进行CPLD的ROM设计。 学会使用LPM参数化模块库进行CPLD的RAM设计。 学会用QuartusII进行波形仿真，验证设计的ROM/RAM是不是正确。 了解所选器件的逻辑单元结构 [实验原理] 以用LPM参数化模块库设计一个16k的RAM为例，选择器件为EPF10K20TC144-3。 1、打开QuartusII，新建一个工程RAM16k。 2、新建一个图形输入文件.bdf 3、打开symbol tool，选择megafunctions/storage下的lpm_ram_dp,点击OK或者点击MegaWizard Plug_in Manager… [实验步骤] 1、该宏函数输出的形式及存放目录和名称 2、选择器件及RAM的容量（输出数据宽度和地址宽度，MAX系列只有RAM），cyclone和stratix系列可以是单时钟 3、选择输入输出端口（如果输出端口不选择，则只需要一个时钟信号，即输出是组合电路输出）。 4、完成设计，点击ok 5、加入输入输出引脚 6、保存.bdf文件（注意文件名不能跟创建的ram文件名一致），建立波形文件，进行仿真。 (1)图为将数据存入相应的地址单元，使能信号为1时可以写入数据。 （2）图为将数据从相应的地址单元取出，使能信号为0时可以读出数据。 实验三 CPLD的FLASH MEMORY使用 [实验目的] 1、学会使用LPM参数化模块库进行 MAXII系列的FLASH MEMORY设计。 2、学会使用LPM参数化模块库进行CYCLONEII系列的RAM设计。 3、学会用QuartusII进行波形仿真，验证设计的ROM/RAM/FLASH MEMORY是不是正确。 4、了解所选器件的逻辑单元结构。 [实验原理] 以用LPM参数化模块库设计一个FLASH，选择器件为flash memory。 1、打开QuartusII，新建一个工程flash。 2、新建一个图形输入文件.bdf 3、打开symbol tool，选择点击MegaWizard Plug_in Manager… 4、选择好器件进入到如下图，选择串行总线，MAX II [实验步骤] 1、在选择器件之前先建一个.mif的文件，填充好数据，在接下来的器件生成的过程中直接选择加载该文件 2、在将器件建好之后，进行综合时会有错误，这是应该打开软件上方的assignments里的device然后选择MAX II,完成后综合就不会出现错误 7、建立仿真波形文件 8、画出波形进行仿真，与实现建好的.mif文件的数字进行对照，以验证仿真的正确性 9、对器件引脚的介绍 ①addr[8..0]引脚为9位地址端口 ②d