鎖相跳频源的极值相位裕量设计法.docVIP

锁相跳频源的极值相位裕量设计法 刘光祜* （电子科技大学电子工程系，成都，610054） [摘要] 本文针对电流型电荷泵PLL频率综合器芯片，提出一种无源环路滤波器方案和设计方法。作者称之为“极值相位裕量设计法”。它使PLL频率合成器成为2型(3~4)阶环。文章论证了设计公式，并用该设计方法研制了一个L波段的跳频源.该跳频源在相位噪声，调频速度和杂散抑制等方面达到了令人满意的性能指标。 关 键 词 锁相； 频率综合器； 滤波器； 跳频源； 相位裕量； 相位噪声 中图分类号 TN911.8 1前言 锁相(PLL)频率综合器（跳频源）的低杂散特性是直接数字频率综合器(DDS)所无法取代的一个优点。PLL频率综合器的设计，其实主要工作就是正确选择和设计环路滤波器(LF)，使频率综合器指标在相位噪声、杂散抑制、跳频速度和稳定性等方面合理兼顾，实现综合性能最佳。因此，本文仅讨论环路滤波器的设计方法。 在电流型电荷泵锁相频率综合器芯片占主流的今天，设计PLL时，有源LF较无源LF几乎已经失去传统意义上的所有的优点。计算机仿真和实践都表明：获得较高的边带抑制度，无源LF仅需简单的RC低通滤波，而有源LF却往往要使用具有传输零点的高阶LC低通滤波。此外，有源LF使用了集成运算放大器，还会使相位噪声增加。因此，很多半导体器件公司如NSC、PSC都推荐使用无源环路滤波器。 本文针对用电流型电荷泵鉴相的频率综合器芯片，提出了一种无源三阶环路滤波器的工程设计方法。该方法与用Matlab作理论分析的结果吻合。应用该方法在L波段完成的微波锁相跳频源达到了相当高的性能指标。 2 环路滤波器 图1 无源三阶环路滤波器 无源环路滤波器如图1所示。C1、C2和R2构成滤波器主体。由于电流型电荷泵鉴频鉴相器作为该滤波器的输入，使PLL成为三阶二型环，其性能甚至优于电压型鉴相器采用有源滤波器的理想二阶环。图1中的R3和C3构成鉴相频率抑制滤波器。此外，对图中的电压放大器，希望具有Zi??和Zo?0的特性，可以用运放来实现。该放大器作用之一是隔离两个滤波器，使环路滤波器传输函数简单，工程设计简化。另一个作用是提高VCO的控频电压，以获得所需的频率输出。放大器增益KA的选取由所需的最大控频电压Von决定，而KA对环路的影响在设计中统一考虑。由于滤波器的输出送至VCO，故只要将VCO的输入电容计入C3，可以认为滤波器负载ZL??。 由于环路滤波器由前级电流泵鉴相器输入信号，故环路滤波器的信号源是电流源，环路滤波器的传递函数为传输阻抗Z(s)。容易求得 (1) 图2 PLL频率合成品器相位线性模型 3 PLL频综的线性数学模型及传递函数 图2画出了众所周知的PLL频综关于相位的线性数学模型。图中，K?(mA)和KV(MHz/V)分别是鉴相跨导和VCO压控灵敏度。K?和KV单位中的2?因相乘会抵消，故没有示出。 由反馈环知识，模型的开环传输函数为 (2) 将式(1)代入式(2)，整理可得 (3) 式中：， 观察式(3)可知，由于R3、C3的使用，该PLL其实已经是四阶环。为了提高环路的稳定性，在设计杂散抑制滤波器时，应该使R3、C3产生的极点适当远离主极点，为此，可设定如下条件： (4) 这样，使PLL实际上仍具有三阶环的特性。 令式(3)中的s=j?，便获得环路的开环频率特性函数。 (5) 4 环路滤波器设计原理 4.1时间常数与环路参数的关系 图3 H0(j?)的Bode图 根据T1、T2的定义，成立。又，因此Ho(j?)应具有大致图如3所示的波特图。图中?p是增益交叉频率。 将式(5)分母两个极点因子展开，注意到， ∴ 。该式表明，在?p附近，成立 ∴ (6) 将式(6)代入式(5)，由此可写出在?p附近开环频率特性函数的幅频特性函数为 (7) 在?p附近开环频率特性函数的相频特性函数为 (8) PLL的相位裕量为 (9) 为