第6章多速率滤波器的FPGA实现20151218解析.ppt

例题6-11：见word文档 6.4.4 多级半带滤波器的FPGA实现 取 6.5 多相分解技术 　　　　　　　　　　　　　（6-22） 取 6.5.1 多相分解技术的一般概念 取 6.5.2 整数倍抽取器的多相结构 （6-24） 取 6.5.3 多相抽取器的FPGA实现 取 6.5.3 多相抽取器的FPGA实现 数字滤波器的MATLAB和FPGA实现 第6章 多速率滤波器的FPGA实现 6.1 多速率信号处理基础知识 第6章 多速率滤波器的FPGA实现 模拟信号处理，抗混叠滤波模拟滤波过渡带较宽 ADC后，数字滤波器的过渡带窄；再2倍抽取，从而保证了有用信号频带内没有频谱混叠。 6.2.1 整数倍抽取 6.2 抽取与内插处理 6.2.2 整数倍内插 6.2 抽取与内插处理 原理框图 6.2.3 比值为有理数的抽样率转换 CIC滤波器（cascaded?integrator?comb?filter）的结构简单，没有乘法器，只有加法器、积分器和寄存器，适合于工作在高采样率条件下： 6.3 积分梳妆滤波器滤波器（CIC） CIC滤波器是一种具有线性相位的特殊FIR滤波器。 单级CIC滤波器： 系统函数： 6.3 CIC滤波器 前一个式可以理解为：一种没有反馈结构的FIR滤波器。 后一个式可以理解为：具有反馈结构的IIR滤波器。 两种结构等效的。 频谱特性：通过对 下式求傅立叶变换 6.3 CIC滤波器 幅频特性： 图下页： 幅频特性：像一把梳子，故称梳状滤波器 6.3.1 CIC滤波器的原理 特性：第一级旁瓣太小：只有13.46dB，所以采用多级。 多个单级CIC连接，幅频特性： 6.3.1 多级CIC滤波器 采用多级特性：第一级旁瓣：67.3dB。 幅频特性：单级和多级的对比 6.3.1 CIC滤波器的对比 例6-4 倍数为5抽取系统，采用5阶的CIC滤波器作为抗混叠滤波器。原采样频率200KHz，抽取后40KHz。 6.3.1 CIC滤波器的FPGA编程 程序见word 取 6.3.2 CIC滤波器的应用条件 6.3.4 多级CIC滤波器的FPGA实现 6.3.4 多级CIC滤波器的FPGA实现 同理： 6.3.4 多级CIC滤波器的FPGA实现 多级滤波器实例：顶层原理图 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 积分模块，只使用三个寄存器和三个加法器 6.3.4 多级CIC滤波器的FPGA实现 取样模块，只根据计数器对输入数据每5个抽取一个输出即可 6.3.4 多级CIC滤波器的FPGA实现 梳状模块，只使用四个寄存器和三个加法器 6.3.4 多级CIC滤波器的FPGA实现 多级滤波器实例。 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 多级滤波器实例。 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 多级滤波器实例。 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 多级滤波器实例。 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 多级滤波器实例。 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 通带容限，阻带容限 （见7.4.1） 理想滤波器 要设计的滤波器 滤波器容限 FPGA见word 6.3.2 CIC滤波器的FPGA实现 多级滤波器实例。 FPGA见word 6.4 半波带滤波器 抽取前的滤波器：1和2； 抽取后的滤波器：1和3. 1 2 3 多级滤波器实例。 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 第i 级滤波器 FPGA见word 6.3.4 多级CIC滤波器的FPGA实现 多级滤波器实例。 6.3.4 多级半波带滤波器 　　 通带上限频率 阻带下限频率 第i级抽样输出信号的抽样率