集成電路分析与设计.docVIP

第一章 集成电路的发展 何谓集成电路(Integrated Circuits)？ 集成电路:指通过一系列特定的加工工艺, 将晶体管,二极管等有源器件和电阻,电容,电感等无源器件,按照一定的电路互连,”集成”在一块半导体晶片上,封装在一个外壳内,执行特定电路或系统功能的一种器件. 什么是摩尔定律(Moore’s Law)？它对集成电路的发展有什么作用？ 集成度：大约每三年翻两番，特征尺寸：每六年缩小近一倍 事实上，摩尔定律并不是一个物理定律，而是一种预言，一张时间表。它鞭策半导体产业界不断进步，并努力去实现它。 从根本上讲，摩尔定律是一种产业自我激励的机制，它让人们无法抗拒，并努力追赶，谁跟不上，谁就可能被残酷地淘汰。摩尔定律已成为一盏照亮全球半导体产业前进方向的明灯。 IC发展水平的指标是什么？随着IC工业的发展，这些指标如何变化？ 集成规模(Integration scale)和特征尺寸(Feature size) 单个芯片上已经可以制作含有几百万个晶体管的一个完整的数字系统或数模混合的电子系统，集成电路的特征尺寸也已发展到深亚微米水平，0.18μm工艺已经走向规模化生产. 什么是IDM、Fabless和Foundry？理解他们之间的关系。 IDM: 集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造(IDM，Integrated Device Manufacturer)的集成电路实现模式。 ?近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。 Fabless: 1.设计公司拥有设计人才和设计技术，但不拥有生产线 ?2.芯片设计公司不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现(代客户加工，简称代工) ?3.设计单位与代工单位以信息流和物流的渠道建立联系 Foundry: Foundry(代客户加工) 第二章 PN结的形成 1.P型、N型半导体的形成及其能带结构图（EF与掺杂的关系） 在纯净的硅晶体中掺入三价元素（如硼），使之取代晶格中硅原子的位置，此时自由电子和空穴浓度远远小于由于掺杂带来的空穴浓度,因此自由电子的导电基本可以忽略,这样的半导体叫做P型半导体。 P型半导体即空穴浓度远大于自由电子浓度的杂质半导体 随着掺杂的进行,EF向上移动 N型半导体即自由电子浓度远大于空穴浓度的杂质半导体 随着掺杂进行,费米能级向下移动 2.PN结的类型：突变结和渐变结（PN结电容） 通过控制施主(donor)与受主(acceptor)浓度的办法，形成分别以电子和空穴为主的两种导电区域，其交界处即被称为P-N结.当P区和N区的掺杂浓度大致均匀,在PN结处,P型掺杂浓度和N型掺杂浓度分别会有一个突然变化,这种PN结称为突变结 缓变pn结从p区到n区掺杂浓度逐渐改变的pn结，如用固态扩散工艺制造的pn结。大多数缓变pn结数学上可作为线性缓变结处理。通常由扩散工艺制备的pn结为缓变pn结，但在浅扩散结或高反偏时它更接近于单边突变pn结。 3.PN结的形成：在无外偏压状态下，EFN和EFP在同一直线上，并形成势垒 PN结二极管特性 *PN结在零偏、正偏和反偏情况下的耗尽层示意图、能带结构图及I-V特性 *零偏: *正偏：VD与Ebuilt-in方向相反，耗尽层变窄（电容增大），势垒减小，电流较大（VVbuilt-in后成指数增加） *反偏：VD与Ebuilt-in方向相同，耗尽层变宽（电容减小），势垒增加，电流很小（逐渐接近IS，直至被击穿） PN结具有单向导电性,在外加正向电压下,电流成指数规律急剧增加,在反向电压下,最多只有一个很小的反向电流流通. 肖特基接触与肖特基结二极管 Schottkycontact：金属和半导体接触，最终EF在同一直线上（无偏压），并在半导体一侧形成耗尽层和势垒 Schottkydiode：金属-半导体二极管，和PN结的I-V特性类似 主要应用：MESFET (MEtalSemiconductor FET)和HEMT -通过改变栅极电压调节肖特基势垒来控制漏源电流 -栅极的尺寸对性能非常重要(栅长越短,器件速度越快) 欧姆接触(Ohmiccontact)定义：接触电阻具有双向低欧姆电阻值导电特性，意味着不存在阻碍载流子运动的势垒 金属：EFMEFP或者EFMEFN 重掺杂半导体 (1) 选择金属与半导体材料,使其结区势垒较低 (2) 半导体材料高掺杂 欧姆接触通常通过对接触区半导体的掺杂来实现 BJT 基本结构 NPN晶体管和PNP晶体管 三个电极 E：发射极，高掺杂浓