《杨善阳1.docVIP

课程设计说明书 NO.1 8259中断控制显示 1.课程设计的目的 为了巩固《微型计算机技术》课程学到的相关知识，通过对本课程所学知识的综合运用，使学生融会贯通课程中所学的理论知识，加深对计算机系统各个部分的工作原理及相互联系的认识，加深对接口的理解，清晰地建立计算机系统的概念，培养学生进行微机应用系统硬件和软件开发的实践工作能力。 2.设计方案论证 2.1设计思路 此次《微机原理与接口技术》课程设计，选择的题目是“8259中断控制显示”。经过思考，对此次课程设计有了一些自己的看法。 经过本学期学习微机原理与接口技术这门课程，我知道了中断是指CPU运行程序期间，遇到某些特殊情况（被内部或外部事件所打断），暂时中止原先程序的执行，而转去执行中断服务程序。中断请求何时发生是随机的。CPU在每条指令的最后一个T周期去检测INTR引脚，CPU一旦检测到有中断请求，在满足中断响应的条件下（IF=1），CPU响应中断，向外设发出INTA中断响应信号，并保护断点（当前CS、IP和PSW值入栈），然后转向中断服务程序。中断服务程序执行完毕，CPU返回源执行程序的中断处，继续向下执行，称为中断返回。 当有多个中断源请求时，中断系统判别中断申请的优先级，CPU响应优先级高的中断，挂起优先级低的中断。当CPU在运行中断服务子程序时，又有新的更高优先级的中断申请进入，CPU要挂起源中断进入更高级的中断服务子程序，实现中断嵌套功能。 8259中断控制器的优先级设置方式主要包括四种：普通全嵌套方式、特殊全嵌套方式、优先级自动循环方式、优先级特殊循环方式。对于普通全嵌套方式，芯片中断优先权固定，即IR0优先权最高，IR7优先权最低。若8259初始化后没有设置其他优先级方式，就自动进入完全嵌套方式。由于所掌握的知识有限，暂不会自己设置优先级，因此我们的课程设计中，8259自动进入完全嵌套。 此次课程设计应用8259控制芯片和8086CPU，利用这些硬件设备实现以上任务。 3.设计的过程与分析 3.1 8086 CPU的简单介绍 3.1.1 8086微处理器逻辑框图：分EU与BIU两部分：执行部件（EU):由ALU、通用寄存器组、状态寄存器及操作控制器电路组成。总线接口部件(BIU):由专用寄存器、指令队列缓冲器、地址加法器等功能部件组成。形成对外总线，与存储器、I/O接口电路进行数据传输。﹡EU 与 BIU的流水线操作： EU 与 BIU可独立工作，BIU在保证EU与片外传送操作数前提下，可进行指令预取，与EU可重叠操作。 图1 8086微处理器逻辑框图8086微处理器引脚（线）说明8086微处理器采用40条引线双列直插(DIP)封装。8086微处理器引线是对外前端总线及专用信号引线。 8086微处理器引线，在逻辑上可分为3类：地址总线信号、数据总线信号、控制总线信号。还有一些专用信号：电源、地、时钟。8086采用引线分时复用技术，一条引线不同时间代表不同信号,解决引线不够问题。 8086微处理器引脚基本引脚信号AD15～AD0（I/O,三态）：地址/数据复用引脚。A19/S6 ～ A16/S3（O,三态）：地址/状态复用引脚。BHE# /S7 （O,三态）:高字节允许/状态复用引脚。NMI（In）：非屏蔽中断请求线，上升边触发。INTR (In) ：可屏蔽中断请求线，高电平有效。RD# (O,三态) ：读选通信号，低电平有效。CLK (In) : 时钟信号，处理器基本定时脉冲。RESET (In) :复位信号，高电平有效。 WR# (O,三态)：写选通信号，低电平有效。READY (In)：准备好信号，高电平有效。处理器与存储器及I/O接口速度同步的控制信号。TEST# (In): 测试信号，低电平有效。处理器执行WAIT指令的控制信号。MN/MX# (In):最大/最小工作模式选择信号。硬件设计者用来决定8086工作模式，MN/MX# =1 8086为最小模式， MN/MX# =0 8086为最大模式。Vcc (In): 处理器的电源引脚，接 +5V电源。GND :处理器的地线引脚，接系统地线 最小模式下的有关控制信号INTA# (O) :最小模式下的中断响应信号。ALE (O) :地址锁存允许信号。DEN# (O,三态) ：数据总线缓冲器允许信号。DT/R# (O,三态) ：数据总线缓冲器方向控制信号。M/IO# (O,三态) ：存储器或I/O接口选择信号。WR# (O,三态) ：写命令信号。HOLD (In) : 总线请求信号。HLDA (O) :总线请求响应信号。最大模式下的有关控制信号QS1、QS0 (O) :指令队列状态信号。表明8086当前指令队列的状态。S2# ,S1# ,S0# (O,三态) :最大