- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* KX康芯科技 * EDA技术实用教程 潘松 黄继业 科学出版社 《EDA技术实用教程》主要特点 一、注重实践与实用 二、注重速成 三、注重系统性、完整性与独立性相结合 2、 每一章都按排了有针对性的习题 3、 每一章都按排了有针对性的实验(除第1、2章) 4、 不但注重设计的完成,而且注重设计的效果 5、 注重实例的电子设计实用性 6、 介绍大量典型EDA设计项目(包括实验) 7、 大多数实验含设计示例,绝大多数示例都通过综合与硬件验证 1、 对硬件描述语言使用特殊讲解方法 2、 使用向导式方式介绍原理图、波形、VHDL文本的EDA工具输入设计方法 3、 聚焦VHDL可综合语句的不应用 1、 深入浅出,难度跨越大,适合于各层次需求 2、 简洁而不失完整地介绍EDA技术的基本内容和使用方法 3、 可根据自己的需求单独阅读某一章节 1、 每全书的重点部分多出自作者的实践积累 EDA技术实用教程 第1章 概 述 1.1 EDA技术及其发展 EDA技术在进入21世纪后,得到了更大的发展,突出表现在以下几个方面: 使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能; 在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出。 电子技术全方位纳入EDA领域; EDA使得电子领域各学科的界限更加模糊,更加互为包容; 1.1 EDA技术及其发展 更大规模的FPGA和CPLD器件的不断推出; 基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块; 软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认; SoC高效低成本设计技术的成熟。 EDA技术 ASIC设计 FPGA/CPLD 可编程ASIC 设计 门阵列 (MPGA); 标准单元 (CBIC); 全定制; (FCIC); ASIC设计 SOPC/SOC 混合 ASIC 设计 1.2 EDA技术实现目标 作为EDA技术最终实现目标的ASIC,通过三种途径来完成: SOC: SYSTEM ON A CHIP SOPC: SYSTEM ON A PROGAMMABLE CHIP SOPC NIOS Ethernet Interface ARM UART RAM/ROM FIFO USB PCI DSP Blocks PLLs SDRAM CONTROL VGA PS2 Multiply Unit JPEG CPL FIR,IIR,FFT 1. 超大规模可编程逻辑器件 2. 半定制或全定制ASIC 3. 混合ASIC 1.2 EDA技术实现目标 1.3 硬件描述语言VHDL 硬件描述语言是EDA技术的重要组成部分,VHDL是作为电子设计主流硬件的描述语言。 VHDL语言具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,从而大大简化了硬件设计任务,提高了设计效率和可靠性。 用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现,而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。 1.4 VHDL综合 设计过程中的每一步都可称为一个综合环节。 (1) 从自然语言转换到VHDL语言算法表示,即自然语言综合; (2)从算法表示转换到寄存器传输级(Register Transport Level,RTL),即从行为域到结构域的综合,即行为综合; (3) RTL级表示转换到逻辑门(包括触发器)的表示,即逻辑综合; 1.4 VHDL综合 设计过程中的每一步都可称为一个综合环节。 (4) 从逻辑门表示转换到版图表示(ASIC设计),或转换到FPGA的配置网表文件,可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件,就可以使对应的FPGA变成具有专门功能的电路器件。 C、ASM... 程序 CPU指令/数据代码: 010010 100010 1100 软件程序编译器 COMPILER 编译器和综合功能比较 VHDL/VERILOG. 程序 硬件描述语言 综合器 SYNTHESIZER 为ASIC设计提供的 电路网表文件 (a)软件语言设计目标流程 (b)硬件语言设计目标流程 VHDL综合器运行流程 1.5 基于VHDL的自顶向下设计方法 自顶向下的设计流程: 1.6 EDA与传统电子设计方法的比较 手工设计方法的缺点是: 1)复杂电路的设计、调试十分困难。 2)如果某一过程存在错误,查找和修改十分不便。 3)设计过程中产生大量文档,不易管
文档评论(0)