[多波形信号发生器.docVIP

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[多波形信号发生器

EDA毕业设计报告 ――多波形信号发生器的设计 专业:电子信息科学与技术一班 一、设计内容 多波形信号发生器的设计: 要求设计正弦信号,三角波,锯齿波三种信号波形。同时对于正弦信号波形要求能够每1HZ步进,并显示信号波形的频率。(频率范围10—50HZ) 二、设计思路 将进来的12M时钟信号进行分频,产生各个ROM模块的驱动频率,并通过循环累加器,完成没5Hz的步进。驱动频率变频以后,通过测频测量并显示波形频率。利用C语言程序产生正弦信号,三角波,锯齿波的256个采样数据,导入定制成3个ROM模块。最后通过三选一模块完成输出选择。 三、设计原理图 四、设计流程 根据自上而下的思路进行项目设计。明确每个模块的功能以后,开始编写各个模块的程序。根据信号的流向包括:FRECON变频步进模块, ADR 地址发生模块,SIN_ROM正弦波ROM模块,TRI_ROM 三角波ROM模块,SAW_ROM 锯齿波ROM模块,SEL31三选一, BAND 频率转换模块,TF_TOP测频模块。 五、设计程序 正弦波数据生成C程序: #include stdio.h #include math.h main() {int i;float s; for(i=0;i256;i++) {s=sin(atan(1)*8*i/256); printf(%d : %d;\n,i,(int)((s+1)*255/2)); } } 三角波数据生成C程序: #include stdio.h #include math.h main() {int i,s; for(i=0;i128;i++) {s=2*i; printf(%d : %d;\n,i,s); } for(i=128;i256;i++) {s=2*(255-i); printf(%d : %d;\n,i,s); } } 锯齿波数据生成C程序: #include stdio.h #include math.h main() {int I,s; for(i=0;i256;i++) {s=sin(atan(1)*8*i/256); printf(%d : %d;\n,i,(int)((s+1)*255/2)); } } 地址生成程序: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ADR IS PORT(CLK: IN STD_LOGIC; ADOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END; ARCHITECTURE beh OF ADR IS SIGNAL Q:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF CLKEVENT AND CLK=1 THEN Q=Q+1; ADOUT=Q; END IF; END PROCESS; END; 3选1 控制程序: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SEL31 IS PORT(A,B,C: IN STD_LOGIC_VECTOR(7 DOWNTO 0); S0,S1: IN STD_LOGIC; Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END SEL31; ARCHITECTURE BEH OF SEL31 IS SIGNAL SS:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN SS=S0S1; PROCESS(A,B,C,SS) BEGIN CASE SS IS WHEN 01 = Y=A; WHEN 10 = Y=B; WHEN 11 = Y=C; WHEN OTHERS = Y=NULL; END CASE; END PROCESS; END; ROM驱动及步进频率发生程序: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FRECON IS PORT(CLK,SET: IN STD_LOGIC; Q: OUT STD_LOGIC); END FRECON; ARCHITECTURE BEH OF FRECON IS SHARED VA

文档评论(0)

lisuf331 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档