- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第7章80C51的串行总线扩展报告
器件发送数据字节 单片机产生应答 ------------------- 单片机发出非应答及停止信号P (程序略) 单片机发出起始信号S 单片机完成器件寻址写操作(伪写) 被选中的器件返回确认应答(或非应答) 单片机完成数据地址写操作(伪写) 被选中的器件返回确认应答(或非应答) 单片机完成器件寻址读操作 被选中的器件返回确认应答(或非应答) 随机读 * * 7.3 SPI总线接口及其扩展 用于E2PROM、A/D、D/A、实时时钟等。 由Motorola推出。基本信号3根线:MOSI、MISO、SCK。传输速率由SCK决定,MOSI为主机数据输出、MISO为主机数据输入。 另外,主机要发出CS来控制对哪个从芯片进行通信;某个从芯片的CS信号有效时,能通过MOSI接收指令或数据,并通过MISO发出数据。而未被选中的从芯片的MISO为高阻状态。 标准80C51没有SPI接口,可模拟SPI时序。 7.3.1 单片机扩展SPI总线的系统结构 对于80C51,主从模式接口电路如下: * * 7.3.2 SPI总线的数据传输时序 CPOL和CPHA位决定了SPI的四种工作模式 CPOL位:空闲状态时,时钟电平为0或1; CPHA位:采样时钟是第1个还是第2个边沿。 有标准SPI接口的主机可以通过配置工作方式与外设接口器件进行连接。 无标准SPI接口的80C51单片机,要与SPI器件传输数据,就要利用I/O口进行软件模拟。 7.3.3 TLC5615 D/A转换器简介 DIN: 串行数据输入端; OUT: 模拟电压输出端; SCLK:串行时钟输入端。 /CS : 芯片选用通端,低电平有效; DOUT:用于级联时的串行数据输出端; AGND:模拟地; REFIN:基准电压输入端, 2V~(VDD - 2); VDD: 正电源端,4.5V~5.5V,通常取5V。 TLC5615引脚 TLC5615功能框图 TLC5615工作时序 TLC5615接口函数 void TLC5615_DAC(uint dat) { uchar i; dat= 2; // 左移2位,补2位0 TLC5615_CLK = 0; TLC5615_CS = 0; for (i=0;i16;i++) { TLC5615_DI = (bit)(dat 0x8000); TLC5615_CLK = 0; dat = 1; TLC5615_CLK = 1; } TLC5615_CS = 1; TLC5615_CLK = 0; Delay10Us(1);//15.2 uS } 7.3.4 TLC549 A/D转换器简介 REF+:正基准电压,2.5V≤REF+≤Vcc+0.1; REF-:负基准电压,-0.1V≤REF-≤2.5V。 VCC:系统电源, 3V≤ Vcc ≤ 6V; GND:接地端 ; /CS:芯片选择输入端, ; DATA OUT:转换结果数据串行输出端 ; ANALOGIN:模拟信号输入端 ; I/O CLOCK:外接输入/输出时钟输入端 。 TLC549引脚 TLC549功能框图 TLC549工作时序 TLC549接口函数 uchar TLC549_ADC(void) { uchar i, temp; TLC549_CLK = 0; TLC549_CS = 0; for(i = 0; i 8; i++) { temp=1 ; tmp|= TLC549_DO; TLC549_CLK = 1; TLC549_CLK = 0; } TLC549_CS = 1; Delay10Us(1);//15.2 return (temp); } * * 第7章 80C51的串行总线扩展 SPI总线接口及其扩展 7.3 7.2 一线总线接口及其扩展 7.1 I2C总线接口及其扩展 串行扩展 连接线根数少; 系统板尺寸减小; 可靠性提高。 常用的串行扩展总线 一线总线(单总线); I2C总线; SPI总线。 7.1 一线总线接口及其扩展 DS18B20的引脚 7.1.1 DS18B20的引脚及内部结构 DS18B20引脚 GND,电源地 ; DQ,数字信号输入/输出端 ; VDD,外接电源输入端(在寄生电源接线方式时接地) 。 DS18B20的内部结构 64位ROM 高速缓冲
文档评论(0)