微机原理04微处理器外部特性摘要.ppt

第4章：4.1.4 最大组态的总线形成 系统总线信号 MEMR* MEMW* IOR* IOW* INTA* DMA 应答电路 AENBRD AEN’* AEN* CEN A19～A12 A11～A8 A7～A0 D7～D0 AD7～AD0 A11～A8 A19/S6～A16/S3 A15～A12 74LS245 74LS373 74LS373 G G G* DIR 74LS244 8088 OE* 8288 DT/R* DEN ALE S2*～S0* S2*～S0* MN/MX* OE* E* MRDC* AMWC* IORC* AIOWC* INTA* 第4章：4.1.4 最大组态的总线形成(续1） ⑴ 系统地址总线 采用三态透明锁存器74LS373和三态单向缓冲器74LS244 ⑵ 系统数据总线 通过三态双向缓冲器74LS245形成和驱动 ⑶ 系统控制总线 主要由总线控制器8288形成 MEMR*、MEMW*、IOR*、IOW*、INTA* 第4章： 4.2.2 最大组态的存储器写总线时序 111 110 T4 T3 T2 T1 A15～A8 A19～A16 S6～S3 由8288 产生 ALE S2*～S0* CLK A19/S6～A16/S3 A15～A8 DEN 写命令 AD7～AD0 A7～A0 输出数据 DT/R* AMWTC* MWTC* 第4章： 4.2.2 最大组态的存储器读总线时序 本章教学要求 111 101 A15～A8 A19～A16 S6～S3 ALE S2*～S0* CLK A19/S6～A16/S3 A15～A8 DEN 由8288 产生 输入数据 A7～A0 AD7～AD0 T4 T3 T2 T1 DT/R* MRDC* 第4章：三态缓冲器（三态门） T为低电平时： 输出为高阻抗（三态） T为高点平时： 输出为输入的反相 T A F 表示反相或低电平有效 T A F T A F T A F 三态门具有单向导通和三态的特性 第4章：常用集成电路芯片 74LS244 双4位单向缓冲器 分成4位的两组 每组的控制端连接在一起 控制端低电平有效 输出与输入同相 每一位都是一个三态门， 每4个三态门的控制端连接在一起 第4章：双向三态缓冲器 A B T OE* OE*＝0，导通 T＝1 A→B T＝0 A←B OE*＝1，不导通 双向三态门具有双向导通和三态的特性 第4章：Intel 8286 OE*＝0，导通 T＝1 A→B T＝0 A←B OE*＝1，不导通 每一位都是一个双向三态门， 8位具有共同的控制端 8位双向缓冲器 控制端连接在一起，低电平有效 可以双向导通 输出与输入同相 第4章：常用集成电路芯片 74LS245 8位双向缓冲器 控制端连接在一起，低电平有效 可以双向导通 输出与输入同相 E*＝0，导通 DIR＝1 A→B DIR＝0 A←B E*＝1，不导通 74LS245与Intel 8286功能一样 第4章：D触发器 D Q C Q 电平锁存 D Q C Q 上升沿锁存 负脉冲的上升沿 D Q C Q S R 带有异步置位清零的 电平控制的锁存器 电平锁存： 高电平通过，低电平锁存 上升沿锁存： 通常用负脉冲触发锁存 第4章：常用集成电路芯片 74LS273 具有异步清零的 TTL上升沿锁存器 每一位都是一个D触发器， 8个D触发器的控制端连接在一起 第4章：三态缓冲锁存器（三态锁存器） T A D Q C B 锁存环节 缓冲环节 第4章：Intel 8282 具有三态输出的 TTL电平锁存器 STB 电平锁存引脚 OE* 输出允许引脚 每一位都是一个三态锁存器， 8个三态锁存器的控制端连在一起 第4章：常用集成电路芯片 74LS373 具有三态输出的 TTL电平锁存器 LE 电平锁存引脚 OE* 输出允许引脚 74LS373与Intel 8282功能一样 第4章：4.1.3 最小组态的总线形成 AD7 ~ AD0 A15 ~ A8 A19/S6 ~ A16/S3 +5V 8088 ALE 8282 STB 系统总线信号 A19 ~ A16 A15 ~ A8 A7 ~ A0 D7 ~ D0 IO/M* RD* WR* 8282 STB 8282 STB 8286 T OE* MN/MX* IO/M* RD* WR* DT/R* DEN