可編程器件EDA技术与实践试卷答案4.docVIP

华北航天工业学院试题 课程名称：可编程器件EDA技术与实践 试卷种类：期末考试（A）卷，共5页 班级： 姓名： 学号： 成绩： ——————————————————————————————— 一 二 三 四 五 一.填空（20分） 1．CPLD的内部连线为连续式布线互连结构，任意一对输入、输出端之间的延时是固定 ；FPGA的内部连线为分段式布线互连结构，各功能单元间的延时不定。 2．CPLD中的逻辑单元是大单元，适合逻辑型系统 系统；FPGA的逻辑单元是小单元， 适合数据型系统系统。 3．根据数字系统的功能定义，可将整个系统划分为两个子系统：数据处理子系统和控制子系统。 CPLD的基本结构看成由可编程逻辑宏单元、可编程I/O控制模块和可编程内部连线等三部分组成。 5．图形文件的扩展名是 GDF ，仿真通道文件的扩展名是 SCF ，波形文件的扩展名是 WDF，使用VHDL语言，文本设计文件的扩展名是 .VHD 。 6．元件例化语句的作用： 层次设计，由 元件声明 和元件例化 两部分组成。 二、简答题20分（每题5分） 简述MAX+PLUSⅡ的设计流程。 答：MAX+PLUS