同步電路设计技术及规则.docVIP

同步电路设计技术及规则 一 同步设计得优越性: 1.同步电路比较容易使用寄存器的异步复位/置位端，以使整个电路有一个确定的初始状态； 2.在可编程逻辑器件中，使用同步电路可以避免器件受温度，电压，工艺的影响，易于消除电路的毛刺，使设计更可靠，单板更稳定； 3.同步电路可以很容易地组织流水线，提高芯片的运行速度，设计容易实现； 4.同步电路可以很好地利用先进的设计工具，如静态时序分析工具等，为设计者提供最大便利条件，便于电路错误分析，加快设计进度。 二 同步设计得规则: 1.尽可能在整个设计中只使用一个主时钟和同一个时钟沿，主时钟走全局时钟网络。 2.在FPGA设计中，推荐所有输入、输出信号均应通过寄存器寄存，寄存器接口当作异步接口考虑。 3.当全部电路不能用同步电路思想设计时，即需要多个时钟来实现，则可以将全部电路分成若干局部同步电路（尽量以同一个时钟为一个模块），局部同步电路之间接口当作异步接口考虑。 4.当必须采用多个时钟设计时，每个时钟信号的时钟偏差（△T）要严格控制。 5.电路的实际最高工作频率不应大于理论最高工作频率，留有设计余量，保证芯片可靠工作。 6.电路中所有寄存器、状态机在单板上电复位时应处在一个已知的状态。 三 异步设计中常见问题及其解决方法 异步电路设计主要体现在时钟的使用上，如使用组合逻辑时钟、级连时钟和多时钟网络；另外还有采用异步置位、复位、自清零