数字电子技术实验报告..docVIP

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电子技术实验报告.

实验目的 掌握逻辑电路设计的基本方法 掌握EDA软件工具MAX_PLUS II的原理图输入方法 掌握MAX_PLUS II的逻辑电路编译、波形仿真的方法 实验仪器 MAX_PLUS II 实验内容 、波形仿真 三八译码器74LS138的波形仿真 E1 EA+EB C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 * * * * 1 1 1 1 1 1 1 1 * 1 * * * 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 2、四位二进制加法器74LS83的波形仿真 (二)、简单逻辑电路设计 1、设计一个2-4译码器 输入 输出 E A1 A2 Q0 Q1 Q2 Q3 1 1 1 1 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 2、设计并实现一个4进制全加器 (1)对于二进制全加器:Sn=An⊕Bn⊕Cn-1 Cn=An*Bn+Cn-1(An⊕Bn) 实验目的 掌握RS触发器,D触发器,JK触发器的工作原理 学会正确使用RS触发器、D触发器、JK触发器方法 实验工具 MAX_PLUS II 实验内容 RS触发器设计与功能分析 基本RS触发器 状态表: RD SD Qn+1 0 0 * 0 1 0 1 0 1 1 1 Qn (2)钟控RS触发器 : 真值表 Cp RD SD Qn+1 0 * * Qn 1 0 0 Qn 1 0 1 1 1 1 0 0 1 1 1 * (3)D触发器 CLRN清0.PRN置位 结论:由波形得D触发器为上升沿触发 原因:CP上升沿到达之前接受输入信号,上升沿到达时刻触发器翻转,上升沿以后输入被封锁. 设计一个1:4数据分配器 输入 输出 G G C0 D Y0 Y1 Y2 Y3 1 1 1 1 1 0 0 0 D D 1 1 1 0 0 1 D 1 D 1 1 0 1 0 D 1 1 D 1 0 1 1 D 1 1 1 D G=0时: 设计自循环寄存器 用D触发器DFF构成一个4位二进制数自循环计数器 电路实现方法是第一级触发器的Q端接第二级触发器的D端,最后第四级的Q端接第一级的D端,ClK连在一起接单脉冲时钟 将Q0置1,Q1、Q2、Q3清0 仿真观察波形 : 实验目的 通过实验掌握数字系统电路设计,调试及系统的组装方法,提高综合设计的能力和实验技能 实验仪器 实验电路板、导线、电源 实验内容 用D触发器构成4位二进制同步计数器 Q3Q2Q1Q0 Q3n+1Q2n+1Q1n+1Q0n+1 Z 0000 0001 0 0001 0010 0 0010 0011 0 0011 0100 0 0100 0101 0 0101 0110 0 0110 0111 0 0111 1000 0 1000 1001 0 1001 1010 0 1010 1011 0 1011 1100 0 1100 1101 0 1101 1110 0 1110 1111 0 1111 0000 1 设计一个1位BCD加法器并显示结果的装置 要求:该装置输入两路数据后,在输入一个启动运算脉冲,加法器完成运算并将结果显示出来 实验目的 通过

您可能关注的文档

文档评论(0)

s4as2gs2cI + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档