武汉理工DSP原理及应用实验指导书..docVIP

TMS320C5402芯片介绍 1 DSP芯片介绍 1.1 DSP芯片及系统 TI是全球DSP的主要供应商，其DSP芯片已经发展了好几代。其发展过程如下： 1）C2x是技术比较成熟的一代DSP处理器，在我国有着广泛的应用。不过它已逐渐退出历史舞台。 2）C2XX是TI公司的一代高性能、低价位定点DSP处理器。主要有TMS320C203/C204/C205，TMSC209.TMS320F206/F207,时钟频率达40M，它是TI最早使用片内内存的一代DSP芯片。 3）C54x是TI推出的又一代高性能、低功耗定点DSP处理器。包括541，542，545，548。C54X满足实时嵌入设备的要求。如电信设备，无线通线设备。 4）TMS320C62XX系列是新一代超高性能DSP处理器。例如TMS320C6201.它的最大处理能力高达1600MIPS,即16亿次每秒定点运算，是当前市场中所有的定点DSP芯片中速度最快、处理能力最强的DSP处理器。用于移动式无线基站、调制解调器、语音压缩、多媒体系统、家电领域。 TMS320系列中同一代芯片具有相同的CPU结构，但是片内存储器和片内外设的配置是不同的。TMS320C54x DSP具有如下的优点： 具有哈佛结构的CPU，具有高度的并行性； 包含定点，浮点，多CPU； 主要用于实时处理； 灵活的指令集； 高速； 并行； 性价比高； c编程。 TMS320C54x DSP芯片的总体结构如下： 从上图可以看出，DSP芯片具有计算，存储，和通信的功能。这恰好与数字思想是吻合的。只要对数字比特进行运算和存储及传输就能完成任何复杂的功能，这就是数字化的思想。在此CPU充当计算功能，而片内存储起数据缓存作用，另外片内外围电路则是传输通道。除上述结构特征外，DSP芯片还具有适合于数字信号处理的特点： 1）改进的哈佛结构。 冯·诺依曼结构，其特点是程序和数据共用一个存储空间。统一编址依靠令计数器提供的地址进行区分。由于对数据和程序进行分时读写，执行速度慢。 哈佛结构是程序和数据具有独立的存储空间，有着各有的独立总线。由于可同时对数据和程序进行寻址，它大大地提高了数据处理能力。改进型哈佛结构是在数据总线和程序总线之间建立交叉连接。这样允许数据存放在程序存储器内，另外指令可存储在CACHE中。 2）流水线操作。 一个指令是分为取指令、译码、取操作数、执行。显然是顺序的，但如果有多条这样的流水同时进行，将会大大减少指令执行时间。 3）采用硬件乘法器。 4）一套专门为数字信号处理而设计的指令系统。 5)快速的指令周期。 6)良好的多机并行运行特性，提供了并行运行的通信接口。 一个相对完备的DSP系统框图如下所示 DSP系统具有如下特点： 1）精度高,相比R/L/C网络只要提高A/D和D/A的精度将有效提高整体精度。 2）可靠性强。由数字电路的特点所决定。 3）集成度高。 4）接口方便。对于系统集成接口设计是关键。 5）灵活性好。可编程。 6）保密性好。 1.2 CPU及总线结构 TMS320C54x CPU包括： 具有一条程序总线，三条数据总线，四条地址总线的哈佛结构。 40bit的算术逻辑单元，包含一个40bit桶行移位器和两个40bit的寄存器，寄存器是用来保存CPU的运算结果或提供数据输入的。 可以在一个周期内执行乘及累加操作的硬件单元mac指令。 比较，选择，保存单元，CSSU。 指数编码器。 两个地址产生单元，包括八个辅助寄存器和两个辅助寄存器算术单元。 数据地址产生单元 程序地址产生单元 桶形移位器。 17×17bit乘法器 TMS320C54x具有增强的哈佛结构，它共有八条总线，如下图： 分开的程序和数据空间允许同时访问程序和数据。提供了高并行性。例如在一个周期内可以执行三次读和一次写。正是利用了这种结构，DSP可以执行特定指令的同时把结果并行的保存起来。 1）程序总线：用来访问程序空间的指令代码和立即数。例如系数表，可以用三个指令访问程序空间，MVPD、READA、WRITA。 2）三条数据总线与各种单元相连，包含CPU片内外围与数据空间等。 3）四条地址总线可以在一个周期产生两个数据空间地址（使用ARAU0和ARAU1）。 1.3 内部存储器组织 存储空间分成三个空间：程序，数据，I/O.空间。例如：C5402具有1M的程序空间，64k的数据空间，64KI/O空间。也就是说CPU可以访问数据的空间最大是三者的和。空间是空间，但要有物理实现。为了提高访问速度和稳定性，DSP内部一般都实现了存储器。 1．4k的ROM。内容包含： BOOTLOADER