电工电子综合实验-数字计时器设计..docx

电工电子综合试验——数字计时器实验报告专 业：班 级：学 号：姓 名：指导老师： 实 验 室：完成时间：目录一、设计电路功能要求- 2 -二、设计电路总体原理框图- 3 -三、电路工作原理简述- 3 -四、各单元电路原理及逻辑设计- 4 -1.脉冲发生电路- 4 -2.计时电路和显示电路- 4 -3.报时电路- 5 -4.较分电路- 6 -5.清零电路- 7 -五、引脚图及真值表- 7 -六、电路安装及调试说明- 11 -七、收获体会及建议- 11 -八、总体原理电路- 12 -九、元器件清单- 12 -十、设计参考资料- 13 -设计电路功能要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能。本设计采用中小规模集成电路实现，主要培养学生分析问题解决问题的能力，提高学生设计电路、调试电路的实验技能。设计要求 1） 设计一个脉冲发生电路，为计时器提供脉冲、为报时器提供驱动蜂鸣器的脉冲信号。 2） 设计计时电路，完成0分00秒~9分59秒的计时功能。 3） 设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音，9分59秒发高音。 4） 设计校分电路，在任何时候，拨动校分开关，可进行快速校分。 5） 时间清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。 6） 系统级联调试，将以上电路进行级联完成计时器的所有功能。设计电路总体原理框图 计时电路译码显示电路清零电路报时电路校分电路脉冲发生电路 电路工作原理简述电路由振荡器、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器产生的脉冲信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，报时电路通过1kHz或2kHz的信号和要报时的时间信号进行“与”的运算来实现的顶点报时的，通过两个不同频率的脉冲信号使得在不同的时间发出不同的声响。各单元电路原理及逻辑设计脉冲发生电路脉冲发生电路是为计时电路提供计数脉冲的，因为设计的是计时器，所以需要产生2Hz的脉冲信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此还需要增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号，可以接入最低位计数器的时钟脉冲端作为脉冲驱动信号。实验电路如下：计时电路和显示电路计数电路由三个计数器构成，分别为分计数器、秒十位计数器、秒个位计数器。分计数器和秒十位计数器为十进制计数器，用CD4518双十进制计数器实现；秒十位计数器为六进制计数器，用74LS161四位二进制计数器实现。所有计数器均以时钟脉冲的下降沿为有效边沿。连接时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518）的CP端，最高计数位1Q4经反相器作为驱动信号送入秒十位计数器（74LS161）的时钟脉冲端。同时，使用反馈复位法将秒十位计数器（74LS161）的计数位2Q1 2Q3经与非门送入清零端，用异步清零实现模6计数。将计数位2Q3作为驱动信号送入分计数器（CD4518）的CP端（连整体电路时断开），则数字计数器整体的计数功能即可实现。采用三片CD4511显示译码器和三个七段共阴显示字，与各计数器作相应连接，完成显示电路部分。报时电路本次实验中报时电路的设计要求是在9分53秒，9分55秒，9分57秒发低音，输入500赫兹信号，在9分59秒发高音，输入1000赫兹信号。而三个时间点的分个位为9（1001），秒十位都为5（0101），秒个位分别为3(0011)、5（0101）、7（0111）、9（1001）。所以可将秒十位，分的个位的1的端口相与，记为输出信号1，然后观察秒个位，00B一直为1，01B与02B有一个为1时，则用1000赫兹进行报时。所以把01B和02B相或然后与1000赫兹信号相与。而当03B为1时，用2000赫兹进行报时，即03B与2000赫兹相与，两者在与信号1和00B相与，达到报时的目的。实验电路如下：较分电路此项设计的要求为：设计一个开关，当开关打到正常挡时，计数器正常计数，当开关打到校分挡时计数器可以快速校分。为使分计数器可以不受秒计数器的进位脉冲的限制，所以较分时选通较快的2赫兹的校分信号进行快速校分。校分电路是通过控制分的CP脉冲信号频率来对分的进行校正的。只需将原分位4518CP端与2Hz或秒十位4518的2Q3进行转