电磁兼容技术及其在PCB设计中的应用..doc

电磁兼容技术及其在PCB设计中的应用 姓 名: 学 号： 任课老师： 院 系: 方 向: 指导老师: 摘要 图1 电磁干扰来源 (2)耦合途径．即传输电磁干扰的通路或媒介。各种干扰源和敏感设备之间的耦合途径有传导、感应、辐射以及它们之间的组合。耦合主要发生在导线间、器间及导线与器件间。如图2所示。 图2 电磁干扰传播途径 (3)敏感设备。敏感设备是指当受到电磁干扰源所发出的电磁能量的作用时，会受到影响导致性能降级或失效的器件、设备或系统，主要为电子设备内部各器件。 3 PCB中常见的电磁干扰[4] 3.1 传导干扰： 传导干扰主要通过导线耦合及共模阻抗耦合来影响其它电路。例如噪音通过电源电路进入某一系统，所有使用该电源的电路就会受到影响。 3.2 串音干扰： 串音干扰是一个信号线路干扰另一邻近的信号路径。它通常发生在邻近的电路和导体上，用电路和导体的互容和互感来表征。例如，PCB上某一带状线上载有低电平信号，当平行布线长度超过10cm时，就会产生串音干扰。由于串音可以由电场通过互容、磁场通过互感引起，所以考虑PCB带状线上的串音问题时，最主要的问题是确定电场、磁场耦合哪个是主要的因素。 3.3 辐射干扰： 辐射干扰是由于空间电磁波的辐射而引入的干扰。PCB中的辐射干扰主要是电缆和内部走线间的共模电流辐射干扰。当电磁波辐射到传输线上时，将出现场到线的耦合问题。沿线引起的分布小电压源可分解为共模和差模分量。共模电流指两导线上振幅相差很小而相位相同的电流，差模电流则是两导线上振幅相等而相位相反的电流。 4 PCB中的电磁兼容设计 4.1 PCB的方案设计和器件选择 任何PCB设计都是在电路原理设计完成后进行的。PCB制作参见印制板通用规范国家标准[5]。方案设计要考虑到器件选择，信号完整性，信号反射，阻抗匹配与端接技术等。 对于器件选择，高频时钟要选择具有更快速度的开关驱动元器件。信号完整性问题包括反射、过冲与下冲、震荡、串扰、地电平面反弹等。反射是信号在传输线上传播时产生的回波，出现反射时只有信号功率的一部分传输到导线上并到达负载处。信号源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，如果负载阻抗大于源阻抗，反射电压为正。 采用噪声容限值高的元器件，有利于提高整个设备的抗干扰性。较TTL而言，虽然CMOS电路响应速度较慢，但具有最高的噪声容限值。[6]在满足功能的基础上，较慢的逻辑器件系列对于EMI来说应该优先考虑。无论是集成电路，PCB板还是整个系统，时钟电路是影响EMC性能的主要因素。集成电路的大部分噪声都与时钟频率及其多次谐波有关。对于使用TTL和CMOS器件的混合逻辑电路，由于其不同的开关/保持时间，会产生时钟、有用信号和电源的谐波。所以最好使用同系列的逻辑器件。由于CM0S门限宽，大多选用CMOS器件。未使用的CMOS引脚应该接地线或电源。[7] 设计原理图的时候，要定义元器件的封装形式。元件分成有引脚和无引脚的元件，引线参见电子元器件引线国家标准。[8]与有引脚的元件相比，无引脚表面贴装的元件寄生效果要小得多，典型值为0.5nH／mm的寄生电感和0．3pF／mm的寄生电容。而有引脚线的元件有寄生效果，尤其在高频时，该引脚等效成了一个小电感，大约是1nH／mm。引脚也同时具有小电容效应，大约有4pF／mm。选用表面贴封装元件引起的电磁干扰要小得多。 4.2 PCB的合理分层 首先，根据电源/地的种类、信号线的密集程度、特殊布线要求的信号数量以及成本价格等方面的综合因素，来确定最终采用单层板、双面板还是多层板。使用多层印制电路板可从结构上获得理想的屏蔽效果。以中间层作电源线或地线，将电源线密封在板内，两面做绝缘处理，町使流经上下面的开关电流彼此不影响。印制板内层做成大面积的导电区，各导线面之问有很大的静电电容，形成阻抗极低的供电线路，可有效预防电路板辐射和接收噪声。实验表明[9]，4层板比双面板噪声低20dB，6层板比4层板噪声低10dB。如果成本允许。采用多层板来解决EMC问题。不失为一种行之有效的途径。但是，在使用时需要注意多层板各层的设置。表1给出了优选的层设置。由表l可见，分层时应该尽可能将电源面靠近地平面，并安排在接地平面之下，以充分利用平行金属板间电容对电源的平滑作用和地平面对电源的屏蔽作用；尽可能将信号层与整块金属面相邻，以减小电流环路面积。 表1 多层板布局方案 4.3 分割与布局 在PC