硬件描述语言及器件实验指导..docVIP

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
硬件描述语言及器件实验指导.

实验 一、实验目的1、掌握4位加法器的功能和设计方法; 2、掌握用硬件描述语言的方法设计组合逻辑电路——4位加法器。 二、实验器材 1 1台 ??? 2 3、下载电缆一套 4、示波器一台 ???三、实验说明 1供用户使用。 ??? 3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆,为了便于区别,用不同颜色导线区分电源地一般用红色导线接电源,用黑色导线接地。 ??? ?? 四、实验内容和步骤图 1-1 4位全加器原理图 2、全加器的9个输入所对应的管脚同9位拨码开关相连,9个输入管脚是a0~a3、b0~b3和Ci-1, a0~a3、b0~b3代表两个4位二进制数,cin代表进位位;5个输出所对应的管脚同5位发光二极管相连,5个输出管脚是si0~si3和ci,si0~si3代表相加结果,Ci代表进位位。 3、将设计好的逻辑功能转为硬件描述语言的描写 4、将设计好的硬件描述语言进行仿真 5、将仿真好的硬件描述语言下载到可编程逻辑逻辑器件中 ?? 五、实验报告要求 ??? 1 整理实验结果,填。 ??? 2 小结实验心得体会。 ??? 3 回答思考题 ?????实验实验目的1、掌握各种分频器的设计思路 2、掌握用硬件描述语言的方法设计各种分频器 二、实验器材 1 1台 ??? 2 3、下载电缆一套 4、示波器一台 ???三、实验说明 1供用户使用。 ??? 3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆,为了便于区别,用不同颜色导线区分电源地一般用红色导线接电源,用黑色导线接地。 ??? ???四、实验内容和步骤 1???五、实验报告要求 1整理实验结果,填。 ??? 2小结实验心得体会。 ??? 3回答思考题 ???实验目的二、实验器材 1 1台 ??? 2 3、下载电缆一套 4、示波器一台 ???三、实验说明 1供用户使用。 ??? 3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆,为了便于区别,用不同颜色导线区分电源地一般用红色导线接电源,用黑色导线接地。 ??? 四、实验内容和步骤Moore机的设计。 设计要求:设计一个存储控制器状态机。能够根据微处理器的读写周期,分别对存储器输出写使能WE和读使能OE信号。 工作过程:存储控制器的输入信号为微处理器的就绪READY及读写read_write信号。当上电复位后,或read有效时,存储控制器开始工作,并在下一个时钟周期判断本次作业任务是读存储器还是写存储器。判断的依据是,当read_write有效时为读操作,否则为写操作。也就是说非读即写。读操作时,OE信号有效,写操作时,WE信号有效。当READY信号有效时,表示读本次作业处理完成,并使控制器恢复到初始状态。 控制器真值表见表3-1,状态图见图3-3。 图3-3 存储器控制器状态图 表3-1 存储控制器真值表 状态 输出 OE WE 空闲(IDLE) 0 0 判断(DECISION) 0 0 写(WRITE) 0 1 读(READ) 1 0 程序原代码: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY moore IS PORT(clk,ready,read_write: IN Std_Logic; oe,we : OUT Std_Logic); END moore; ARCHITECTURE state_machine OF Moore IS TYPE state_type IS (idle,decision,read,write); SIGNAL present_state,next_state: state_type; BEGIN state_comb: PROCESS(present_state,ready,read_write) BEGIN CASE present_state IS WHEN idle = oe=0; we=0; IF(ready=1) THEN next_state=decision; ELSE next_state=idle; END IF; WHEN decision = oe=0; we=0; IF(read_write=1) THEN

文档评论(0)

d47fv82b5hI + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档