单片机与嵌入式系统2解读.pptVIP

二、P0口（I/O、数据总线、地址总线低8位） 不接外部存储器时可作为8位准双向I/O口使用。漏极开路，需外接上拉电阻。 控制“C”=0 时，此脚作准双向I/O口 1 2 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 地址/数据 控制C=0 引脚P0.X 4 3 Vcc 截止 0 * 二、P0口（I/O、数据总线、地址总线低8位） 寻址外部存储器时作为双向8位数据口和输出低8位地址复用口 －－真正的双向口。 1 2 D Q CK /Q 读引脚 数据输入 读锁存器 写锁存器 内部总线 地址/数据 控制C=1 引脚P0.X 4 3 Vcc 控制“C”=1时，此脚作地址/数据复用口 1 0 1 1 导通 截止 输出数据1时 * 1 2 D Q CK /Q 读引脚 数据输入 读锁存器 写锁存器 内部总线 地址/数据 控制C=1 引脚P0.X 4 3 Vcc 0 1 0 0 截止 导通 输出数据0时 * 1 2 D Q CK /Q 读引脚 数据输入 读锁存器 写锁存器 内部总线 地址/数据 控制C=1 引脚P0.X 4 3 Vcc 输入数据时 * 三、P2口（I/O口、地址总线高8位） ☆无需再外接上拉电阻。 寻址外部存储器时输出高8位地址 不接外部存储器时可作为8位准双向I/O口。 1 2 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 地址高8位 控制C 引脚P2.X 3 内部上拉电阻 Vcc 控制“C”=0时，此脚作通用I/O口 控制“C”=1时，此脚作高8位地址输出口： * 四、P3口（I/O口、复用功能） ☆ P3口的特点在于适应引脚信号复用功能的需要。 ☆对于复用功能为输出的信号引脚，当作为I/O使用时，第二功能信号引线应保持高电平，与非门开通，以维持从锁存器到输出端数据输出通路的畅通。 ☆当输出复用功能信号时，锁存器应置“1”，使与非门对第二功能信号的输出是畅通的，从而实现第二功能信号的输出。 1 2 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 第二功能输出 引脚 P3.X 3 内部上拉电阻 Vcc 第二功能输入 4 * * 第二功能输出时，内部自动使锁存器Q=1 1 2 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 第二功能输出 （WR，RD，TxD） 引脚 P3.X 3 内部上拉电阻 Vcc 4 1 1 1 反相器 P3口第二功能输出 * P3口第二功能输入 第二功能输入时，信号经缓冲器4直接进入内总线 1 2 D Q CK /Q 读引脚 读锁存器 写锁存器 内部总线 此端自动＝1 引脚 P3.X 3 内部上拉电阻 Vcc 第二功能输入（RxD，T0，T1，INT0，INT1） 4 1 1 1 0 截止 * * 五、I/O口的“读－修改－写”操作 从P0～P3口的逻辑电路分析可知，读一个端口的数据有两类：一类是读引脚电平的，例：读P1口线状态时，打开三态门2，将外部状态读入CPU。 另一类是读锁存器的，首先是读锁存器的内容，进行处理后再写到锁存器中，这种操作即“读-修改-写”操作，是为了避免误读引脚电平。（见表2-8列出的指令）。 例如，ANL P1, A ;逻辑与指令……. CPL P2.0 ;取反…… INC P3 ;P3的内容增1….. P0-P3口作为输入时，必须先对相应端口锁存器写1。 * * 单片机与嵌入式系统 第二章 单片机结构与原理 2.1 MCS-51系列单片机的基本组成 2.2 管脚与功能 2.3 存储器结构 2.4 I/O逻辑结构 2.5 时序及时钟 2.6 复位方式 * 时钟电路 CPU ROM RAM T0 T1 中断系统 串行接口 可编程I/O 接口 P0 P1 P2 P3 TXD RXD INT0 INT1 定时计数器 结构框图 中央处理器CPU：8位，运算和控制功能 内部RAM：共256个RAM单元，用户使用前128个单元，用于存放可读写数据，后128个单元被专用寄存器占用。 内部ROM：4KBROM，用于存放程序、原始数据和表格。 定时/计数器：两个16位的定时/计数器，实现定时或计数功能。 并行I/O口：4个8位的I/O口P0、P1、P2、P3。 串行口：一个全双工串行口。 中断控制系统：5个中断源（外部中断2个，定时/计数中断2 个，串行中断1个） 时钟电路：可产生时钟脉冲序列，允许晶振频率6MHZ和12MHZ 2.1 MCS-51系列单片机的基本组成 一、MCS-51单片机