定时器设置.docVIP

作 业 课程名称： 数字逻辑设计 作业名称： 555定时器应用设计 姓 名： 专 业： 计算机科学与技术 班 级： 学 号： 计算机科学与技术学院 2015年12月9日 作业名称： 555定时器应用设计 作业目的 1.熟练掌握设计和实现 2.熟悉并掌握放器内部比较器的不同状态 3.了解并运用多种的应用，并清除其优点和局限。1.555定时器主要由比较器、触发器、输出级、放电开关和由三个5k(电阻组成的分压器等部分构成，电路如图所示。 图1 555定时器电路图 功能引脚 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 3脚：输出端Vo。 2脚：低触发端。 6脚：TH高触发端。 4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 2.比较器功能的实现比较器的输出控制RS触发器的放电管T的状态Rd为复位输入端当Rd为低电平时不管其他输入端输出为低电平因此在正常条件下应接高电平 1）当5脚悬空时，比较器的C1,C2比较电压分别为和 2）当V12/3Vcc时V21/3Vcc,比较器G1输出为低电平2输出高电平基本RS触发器被置放电三极管T导通输出端V0为低电平 3当V12/3Vcc时V21/3Vcc,比较器G1输出为高电平2输出低电平基本RS触发器被置放电三极管截止输出端V0为高电平 4当V12/3Vcc时V21/3Vcc,基本RS触发器被置1，触发器状态不变电路保持原状态不变 如果在电压控制端加一个外加电压比较器的参考电压将发生变化电路的相应的阈值触发电平也随之改变由此可以产生方形波 表 三、作业结论 1. 整体电路图 图 2.仿真 图3 哈尔滨理工大学计算机科学与技术学院实验教学中心 实验报告 哈尔滨理工大学计算机科学与技术学院 成绩：