7常用时序逻辑器件.ppt

数字电子 表7.1.4 74161的功能表 （2） MN 要采用多片集成计数器。片与片之间的连接方式有并行进位和串行进位两种 并行进位：低位片的进位信号作为高位片的使能信号 串行进位：低位片的进位信号作为高位片的时钟脉冲 例：用74HCT161组成256进制计数器 解：256=16*16，需用两片74HCT161组成此计数器。下图(a)为并行进位，(b)为串行进位。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （P256 图7。1。18） （突出二者的区别？） Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 第七章 常用时序逻辑功能器件 计数器：统计时钟脉冲的个数。也可用于分频、 7.1 计数器 7.1.1 二进制计数器 1. 二进制异步计数器 定时、产生节拍脉冲等。 （1）. 二进制异步加计数器 结构：?. 将D触发器的 输出端与D输入端连接，构成T触发器； ?. 低位触发器的 与高位触发器的CP端连接。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 二进制异步加计数器的逻辑图、状态图、波形图。 图7.1.1 (FIASH) 电路可作为分频器：Q0、Q1、Q2的周期分别是计数脉冲CP的2倍、4倍、8倍，即对CP构成2、4、8分频。 工作过程：CP上跳一次，Q0翻一次； Q0下跳一次，Q1翻一次； Q1下跳一次，Q2翻一次。 从初态000开始，每输入一个CP脉冲计数器状态加1，输入8个CP后计数器状态又为000，又称23进制加计数器，模八加计数器（M=8）。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （2）. 二进制异步减计数器 结构：?. 将D触发器的 输出端与D输入端连接，构成T触发器； ?. 低位触发器的Q与高位触发器的CP端连接。 二进制异步减计数器的逻辑图、状态图、波形图。 图7.1.4 (FIASH) Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 归纳： （1）n位二进制异步计数器由n 位T触发器构成（对D触发器，将D与 连接，对JK触发器，将其J、K加1）。各触发器之间的连接方式由加、减计数方式和触发器的触发方式决定。 （2）在异步计数器中，高位触发器的翻转必须在低位触发器翻转，产生进位或借位信号之后才能实现。因此，异步计数器工作速度低。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.二进制同步计数器 为提高计数速度，采用同步计数方式。 CP脉冲同时接于各位触发器的CP输入端。当CP脉冲来到时，应该翻转的触发器是同时翻转的，没有各级延时时间的积累问题。 同步计数器也称为并行计数器。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （1） 二进制同步加计数器 采用JK触发器构成。 为使各触发器能在适当的时间翻转，必需对各触发器的J、K输入端加适当的控制逻辑。 结构：CP脉冲与各触发器的CP输入端连接； 图