浙江大学微机原理与接口技术第二章单片微机的基本结构要点.ppt

* 2015.1 * PC无地址 * 注意位的表示方法 * 2013第二次课 * * 2015-2 * * 2012第二次课结束 作输出口时，CPU执行口的输出指令，内部数据总线上的数据在“写锁存器”信号的作用下由D端进入锁存器，经锁存器的反向端送至场效应管T2，再经T2反向，在P0.X引脚出现的数据正好是内部总线的数据。 作输入口时，数据可以读自口的锁存器，也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。 执行“读—修改—写”类输入指令时（如：ANL P0，A），内部产生的“读锁存器”操作信号，使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算之后，结果又送回P0的口锁存器并出现在引脚。 读口锁存器可以避免因外部电路原因使原口引脚的状态发生变化造成的误读。 在执行“MOV”类输入指令时（如：MOV A，P0），内部产生的操作信号是“读引脚”。注意，在执行该类输入指令前要先把锁存器写入“1”，使场效应管T2截止，使引脚处于悬浮状态，可以作为高阻抗输入。 否则，在作为输入方式之前曾向锁存器输出过“0”，则T2导通会使引脚箝位在“0”电平，使输入高电平“1”无法读入。所以，P0口在作为通用I/O口时，属于准双向口。 2、P0用作地址/数据总线 当系统进行片外的ROM扩展或进行片外RAM扩展，P0用作地址/数据总线时。 在这种情况下，单片机内硬件自动使C=1，MUX开关接向反相器的输出端，这时与门的输出由地址/数据线的状态决定。 CPU在执行输出指令时，低8位地址信息和数据信息分时地出现在地址/数据总线上。P0.X引脚的状态与地址/数据线的信息相同。 CPU在执行输入指令时，首先低8位地址信息出现在地址/数据总线上，P0.X引脚的状态与地址/数据总线的地址信息相同。然后，CPU自动地使转换开关MUX拨向锁存器，并向P0口写入FFH，同时“读引脚”信号有效，数据经缓冲器进入内部数据总线。 P0口作为地址/数据总线使用时是一个真正的双向口。 2.5.2 P2口的结构 控制位C 0： P2用作通用I/O口 1： P2用作地址总线 1、 P2用作通用I/O口 当不在单片机芯片外部扩展程序存储器，只扩展256B的片外RAM时，仅用到了地址线的低8位，P2口仍可以作为通用I/O口使用。 执行输出指令时，内部数据总线的数据在“写锁存器”信号的作用下由D端进入锁存器，经反相器后送至场效应管T，再经T反相，在P2.X引脚出现的数据正好是内部总线的数据。 P2口用作输入时，数据可以读自口的锁存器，也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。 执行“读—修改—写”类输入指令时内部产生的“读锁存器”操作信号使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算之后，结果又送回P2的口锁存器并出现在引脚。 执行“MOV”类输入指令时，内部产生的操作信号是“读引脚”。应在执行输入指令前要把锁存器写入“1”，从而使引脚处高阻抗输入状态。 P2口在作为通用I/O口时，属于准双向口。 2、P2用作地址总线 当需要在单片机芯片外部扩展程序存储器或扩展的RAM容量超过256字节时，单片机内硬件自动使控制C=1，MUX开关接向地址线，这时P2.X引脚的状态正好与地址线的信息相同。 2.5.3 P1口x的结构 一、 P1口的结构 P1口由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。输出驱动电路与P2口相同，内部设有上拉电阻。 P1口是通用的准双向I/O口。输出高电平时，能向外提供拉电流负载，不必再接上拉电阻。当口用作输入时，须向口锁存器写入1。 2. P1口的位结构与功能 1）P1口也是—个准双向I／O口 2）应用：通常作一般I/O口用,如驱动LED,连接按键 SETB P1.0 CLR P1.1 MOV P1，#00H MOV P1，#0FFH 2.5.4 P3口的结构 P3用作通用I/O口：W=1 P3用作第二功能： Q=1 1、P3用作第一功能（通用I/O口） 对P3口进行字节或位寻址时，单片机内部的硬件自动将第二功能输出线的W置1。这时，对应的口线为通用I/O口方式。 输出时，锁存器的状态（Q端）与输出引脚的状态相同； 输入时，要先向口锁存器写入1，使引脚处于高阻输入状态。输入的数据在“读引脚”信号的作用下，进入内部数据总线。 P3口作为通用I/O口时，属于准双向口。 P3.0 ：RXD（串行口输入）； P3.1 ：TXD（串行口输出）； P3.2 ： 外部中断0输入； P3