ISE14.4简易开发流程解析.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
ISE14.4简易开发流程解析

1 找到桌面上的ISE图标,打开ISE。2 选择File-New Project,Name填写创建的工程名字,Location选择创建的工程目录,然后Next。3 在Project Settings中,Family选择Spartan6,Device选择XC6SLX9,Package选择TQG144,Speed选择-2.如果用Modelsim仿真的话,Simulator选择Modelsim-SE Mixed,Preferred Language根据你使用的区别选择VHDL或Verilog,然后Next。4 选择Finish。5 选择Project或在Hierarchy下单击鼠标右键,选择New Source。6 如果你使用的是Verilog,选择Verilog Module;如果你使用的是VHDL,则选择VHDL Module。填写File name,选择Next。7选择Next,然后Finish。8在top.v(VHDL为top.vhd)中写代码。9 下图为流水灯的参考示例程序。10 新建约束文件。选择Project或单击鼠标右键,New Source-Implementation Constraints File,在File name中填写约束文件名字,然后Next,Finish。11 在top.ucf中编写约束文件。12在Processes中依次点击Synthesis-XST(综合)、Implement Design(实现)和Generate Programming File(生成bit文件)。13 将程序下载到板子中。将开发板连接到电脑上,打开电源。ISE选择Configure Target Device,出现ISE iMPACT。14 双击Boundary Scan,右键选择Initialize Chain或点击图标。15 关闭Auto Assign Configuration Files Query Dialog,出现Device Programming Properties,继续关闭。双击xc6slx9 bypass上面的xilinx图标。16 选择所创建目录下的bit文件,点击打开。17 关闭出现的Attach SPI or BPI PROM,右键点击xc6slx9 top.bit上的xilinx图标,选择Program,然后点击OK,出现Program Succeeded,则下载成功。

文档评论(0)

little28 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档