一位全加器实电路方法的研究.docVIP

一位全加器实验电路设计方法的研究 班级 姓名 指导老师 摘 要 讨论了采用门电路、译码器、数据选择器和可编程逻辑陈列PL A ,分别设计了4 种一位全加器实验电路,并对各种设计方法进行了较。 这些方法对其他数字逻辑电路的设计具有指导作用。 前 言 　数字逻辑实验电路的分析和设计是计算机硬件的基础知识,也是学习后续课程的基础,在教学、科研、产品开发等方面都占居十分重要的地位[ 1 ] 。在数字计算机中,2 个二进制数之间的加减乘除算术运算都是由若干加法运算实现的[ 2 ] 。 全加器是算术逻辑运算的重要组成部分,对其深入探索研究有重要的意义。 目 录 一、一位全加器及其表达式…………………………4 二、一位全加器实验电路的几种设计方法…………5 2.1 2种用门电路设计的对比…………………………5 2.2 用译码器设计 …………………………………6 2.3 用数据选择器设计 ……………………………7 2.4 用ROM 设计 …………………………………8 2.5 用可编程逻辑阵列PLA设计 ……………………9 三、Tanner Pro工具使用介绍 ……………………11 3.1 S-edit的介绍 …………………………………………11 3.2 用S-edit画图 …………………………………………12 四、各种设计方法的比较 ………………………… 五、参考文献 ……………………………………… 一位全加器及其表达式 在将2 个多位二进制数相加时,除了最低位以外,每位都应该考虑来自低位的进位,即将2 个对应位的加数和来自低位的进位3 个数相加, 实现这种运算电路即是全加器[ 2 ] 。 设A 是加数, B是被加数, CI 是来自低位的进位, S 是本位的和,CO 是向高位的进位。 根据二进制数加法运算规则和要实现的逻辑功能,得出一位全加器真值表,见表1。 表1 全加器真值表 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由真值表写出输出S 和CO 的逻辑函数式: 　　S = A′B′CI + A′B CI′+ AB′CI′+ AB CI ( 1) CO = A′B CI + AB′CI + AB CI′+ AB CI ( 2) 一位全加器实验电路的几种设计方法 逻辑电路的设计,是指根据逻辑问题,设计出电路去满足要求的逻辑功能. 由于数字电路元器件产品发展很快,品种繁多,集成度高低不同,性能也各异,导致设计电路的方法多样[ 3 ] 。在教科书中,一般只介绍用门电路来设计一位全加器,对其他设计方法没有介绍。 下面将详细介绍几种新的设计方法,以便实验者或产品开发者在使用全加器时,可以根据具体条件,选择不同的方法完成其功能,从而达到对数字逻辑电路的设计方法有较全面的理解和掌握。 2.1、　2 种用门电路设计的对比 用门电路设计时,根据不同的设计要求,首先将逻辑函数式变换成相应的形式, 再选用合适的门电路来设计电路。通过实验可以进一步理解和掌握逻辑函数形式的相互变换以及逻辑函数各种表示方法之间的相互转换[ 4 ] 。根据( 1) 和( 2) 式,可以用与或门实现;若把（2） 式2 次求反,可用与非门实现；若对其进行其他变换,还可以有多种门电路实现方式. 例如变换成以下形式： S = A′B′CI + A′B CI′+ AB′CI′+ AB CI =A ⊕B⊕ CI ( 3) CO = A′BCI + AB′CI + AB CI′+ AB CI =( A ⊕ B) CI + AB ( 4) 或 CO = ( ( A′B CI + AB′CI + AB CI′+ AB CI)′)′=( ( ( A ⊕ B) CI)′?( AB)′)′ ( 5) 由(3) 和( 4) 式可知,要用2 个异或门( 1 个74L S86) 、2个与门( 1 个74L S08) 、1个或非门( 1个74L S02) 和1 个非门(1 个74L S04) 共4 种门电路来实现,逻辑电路如图1 所示。 由( 3) 式和( 5)式可知要用2 个异或门( 1 个74L S86) 和3 个与非门( 1 个74L S00) ,逻辑电路如图2 所示,采用了更少的门电路,线路简单,却实现了同样的逻辑功能。 图1 四种门电路接成的一位全加器 图2 两种门电路接成的一位全加器 2.2、用译码器设计 因为n 变量译码器的2 n 个输出变量,恰为这n 个输入变量的最小项,而n 输入变量逻