30秒定时器设计讲述.docVIP

郑州科技学院 数字电子技术课程设计任务书 专业　自动化　班级　一　班 学号　xxxxx 姓名 xxxx 一、设计题目 30秒定时器 二、设计任务与要求 1. 倒计时定时器，计数时间间隔1秒。 2. 用数码管显示计数值。 3. 可以复位和暂停。 4. 计时结束后报警。 三、参考文献 [1] 江晓安，董秀峰. 数字电子技术. 西安：西安电子科技大学出版社，2008 [2] 王毓银. 脉冲与数字电路（第3版）. 北京：高等教育出版社，1999 [3] 谢自美. 电子线路设计、实验、测试，第二版. 武汉：华中科技大学出版社，2000 [4] 陈明义. 电子技术课程设计实用教程. 长沙：中南大学出版社，2010 四、设计时间 年 月 日 至 年 月 日 指导教师签名： 专业负责人签名： 年 月 日  郑州科技学院 《数字电子技术》课程设计 题 目 30秒定时器 学生姓名 专业班级 学 号 院 （系） 电气工程学院 指导教师 完成时间 目 录 1 设计目的 1 2 设计思路 1 3 设计过程 1 3.1 方案论证 1 3.2 电路设计 2 4 系统调试与结果 10 5 心得体会 11 6 参考文献 12 附录1 原理图 13 附录2 实物图 14 附录3 元器件清单 15 1 设计目的 （1） 熟悉集成电路的引脚安排。 （2） 掌握芯片的逻辑功能及使用方法。 （3 ）了解电路板结构及其接线方法。 （4） 了解30秒定时器的组成及工作原理。 （5） 熟悉30秒定时器的设计与制作。 2 设计思路 本次设计电路需要设计一个具有30秒倒计时功能的电路，计数时间间隔一秒，并且在倒计时过程中可以对电路进行暂停、继续和重置的功能，在倒计时结束时，即数码管显示00后，发出相应的报警信号。 我们可以用555定时电路构成的多谐振荡器来产生频率为10Hz的脉冲，即输出周期为0.1秒的方波脉冲，将该方波脉冲信号送到计数器74LS192的CP减计数脉冲端,再通过译码器74LS48把输入的8421BCD码经过内部电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，然后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、译码显示电路的显示与灭灯及光电报警等功能，本次电路用一个发光二极管作报警信号。 3 设计过程 3.1 方案论证 30秒倒计时的总体方框图如图3-1所示 图3-1 总体电路框图 30秒定时器主要有秒脉冲发生器、控制电路、计数器、译码显示和报警电路四部分组成。计数器完成30秒减计时功能，而控制电路是直接控制计数器的清零、启动计时、暂停/继续计数、译码显示等功能。当操作直接清零开关时能够使计数器清零并且数码显示00；当启动计数时，计数器完成置数功能，数码显示30并开始递减；当暂停开关闭合时，控制电路封锁时钟脉冲信号，计数器处于封锁状态，停止计数，当暂停开关断开时，计数器继续计数；当计数结束时，数码管显示00，报警电路接通，即发光二极管发光。秒脉冲发生器可以产生电路的时钟脉冲和定时标准的信号，用555定时电路作为秒脉冲发生器，555定时器结构简单，使用灵活，用途广泛，可以组成多种波形发生器﹑多谐振荡器﹑定时延时电路﹑单稳态触发器﹑双稳态触发器﹑报警电路﹑检测电路﹑频率变换电路等。 3.2 电路设计 (1) 计数器模块电路 计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。 表3—1 74LS192的功能表 CPU CPD LD CR 操作 × × 0 0 置数 ↑ 1 1 0 加计数 1 ↑ 1 0 减计数 1 1 1 0 保持 × × × 1 清零 由此看出,当LD=1,CR=0,CPD=1时,如果有时钟脉冲加到CPU端,则计数器在预置数的基础上进行加法计数,当计数到9时,CO端输出进位下降沿跳变脉冲；当LD=1，CR=0，CPD=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计数到0时，BO端输出借位下降沿跳变脉冲。由此设计出