数字逻辑与数字电路(1-10章)解析.ppt

* 已知逻辑图 （1）同步十进制加计数器的分析 说明:①同步计数,CP1= CP2= CP3= CP4= CP入 ②由JK触发器构成。 ③异步清0端RD。 * ①输出方程 ②驱动方程 ③计数器状态方程 * ③依次设初态求次态及输出，得状态表、状态图、时序图。 状态表 如：原态 可求得次态为：0101 如：原态 可求得次态为：0000 输出为：C＝0 输出为: C＝1 态序 状态 输出 N Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 1 0 0 0 0 0 0 * 状态图 时序图(暂略) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 /0 /0 /0 /0 /0 /0 /0 /0 /0 /1 状态 输出 * ④自启动能力 4个触发器共16种状态，只用10种（有效状态）—构成有效循环，尚余6种状态（无效状态）未用。若由于某种原因电路进入无效状态，在CP作用下能进入有效状态称具有自启动能力。 将无效状态作初态求次态及输出，可以判断自启动能力。 ⑤功能：JK触发器构成的，具有自启动能力的同步 8421BCD十进制加计数器。 1010 1011 0100 1100 1101 0100 1110 1111 0000 * 状态图 时序图 * （2）异步十进制加计数器 说明:①异步计数,CP1、CP2 、CP3 、CP4不同步。 ②由JK触发器构成。 ③异步清0端RD。 CP0 CP1 CP2 CP3 * ①时钟方程 ②驱动方程 CP0=CP入 J0=K0=1 CP1=Q0 J1=Q3， K1=1 CP2=Q1 J2=K2=1 CP3=Q0 J3=Q2Q1，K3=1 CP0 CP1 CP2 CP3 * 时钟方程 驱动方程 CP0=CP入 J0=K0=1 CP1=Q0 J1=Q3， K1=1 CP2=Q1 J2=K2=1 CP3=Q0 J3=Q2Q1，K3=1 ③计数器状态方程 Q0n+1 = Q0 CP0↓ + Q0 CP0↓ Q1n+1 =（Q3 Q1）CP1↓ + Q1 CP1↓ Q2n+1 = Q2 CP2↓ + Q2 CP2↓ Q3n+1 =（ Q2 Q1） Q3 CP3↓ + Q3 CP3↓ * 异步顺序: CP入—Q0 Q1 —Q2 Q3 ④状态表 * ⑤自启动能力(似同步计数器,自行分析) ⑦功能：JK触发器构成的具有自启动能力的异步 8421BCD十进制加计数器。 ⑥状态图 * ①由设计要求确定触发器个数n,2n-1N2n ; ②列计数状态表，激励表; ③求驱动方程、输出方程; ④检查自启动; ⑤画逻辑图。 （1）设计一个8421BCD同步加计数器 ①触发器个数n=4，选JK 触发器。 ②列计数状态表，激励表。 2、十进制计数器的设计 方法： * 0 1 J=1 K=? J =? K =0 J =0 K =? J=? K=1 计数状态表： 同步加计数器有统一的CP。 JK确定举例： Q0:0→1 J0K0＝1× Q1:0→0 J1K1＝0× Q2:0→0 J2K2＝0× Q3:0→0 J3K3＝0× 第1拍 * 0 1 J=1 K=? J =? K =0 J =0 K =? J=? K=1