FPGA设计技术课程.docVIP

《FPGA设计技术》课程 教学大纲 （本科） 常 州 工 学 院 课程代码FPGA设计技术课程教学大纲 （总学时数：48，学分数：3） 一、课程的性质、目的和任务 本课程是通信工程专业的一门重要的专业课。 利用硬件描述语言（VHDL）进行可编程门阵列（FPGA）设计是电子电路设计方法上一次革命性的变化，通过对本课程的学习，掌握VHDL的基本知识和利用VHDL语言设计FPGA的基本方法，通过对多个电子系统实例的学习和设计，学生要能够独立进行中等难度数字系统的设计。 二、课程基本内容和要求 （一）数字系统硬件设计概述 要求： 1. 了解利用VHDL进行硬件系统设计与传统硬件设计的区别。 2. 掌握由顶向下设计的三个层次。 3. 掌握可编程逻辑器件的基本概念，了解它的设计流程和配置方式。 重点： 1. 可编程逻辑器件的基本概念。 2. 由顶向下设计的三个层次。 （二）VHDL语言程序的基本结构 要求： 1. 掌握VHDL程序的基本结构。 2. 掌握构造体的几种主要描述方法:Block、Process、Subprogram。 3. 了解包集合、库及配置的基本概念及其结构。 重点： 1. VHDL程序的基本结构。 2. 构造体的几种主要描述方法:Block、Process、Subprogram。 难点：构造体的几种主要描述方法:Block、Process、Subprogram。 （三）VHDL语言的数据类型及运算操作符 要求： 1. 熟练掌握VHDL中信号、变量、常数基本概念及其区别。 2. 熟练掌握VHDL标准数据类型。 3. 掌握数据类型转换函数。 4. 掌握Std_logic和std_logic_vector数据类型。 5. 掌握VHDL的运算操作符：逻辑、关系、算术和并置。 重点： 1. VHDL标准数据类型。 2. VHDL的运算操作符。 难点：数据类型转换函数。 （四）VHDL语言构造体的描述方式 要求： 1. 了解行为描述方式中常用语句。 2. 掌握RTL描述的主要特点及其需要注意的问题。 3. 掌握构造体的结构描述方法，其实质是元件的调用。 重点： 1. RTL描述。 2. 构造体的结构描述。 难点：构造体的结构描述。 （五）VHDL语言的主要描述语句 要求： 1. 熟练掌握顺序描述语句。 2. 掌握并发描述语句。 3. 了解VHDL的命名规则和注解的方法。 4. 了解VHDL的属性定义类型。 重点： 1. 顺序描述语句。 2. 并发描述语句。 难点：并发描述语句。 （六）maxplus2的使用 要求： 1. 熟练掌握EDA工具软件maxplus2。 2. 能够使用maxplus2验证前面各部分所用到的VHDL程序。 重点：EDA工具软件maxplus2的使用。 难点：使用maxplus2验证前面各部分所用到的VHDL程序。 （七）基本逻辑电路设计 要求： 1. 熟练掌握VHDL语言描述基本逻辑器件（组合逻辑与时序逻辑）。 2. 掌握波形仿真、时序分析的方式方法。 3. 能够用其它语法描述同类逻辑器件。 重点：VHDL语言描述组合逻辑与时序逻辑。 难点：波形仿真、时序分析。 （八）实用通信模块设计 要求： 1. 掌握可预置初值的数据源模块的设计。 2. 掌握PCM时隙控制模块的设计。 3. 掌握帧同步模块的设计。 4. 掌握数控分频器与数字频率计模块的设计。 5. 掌握速率适配模块的设计。 重点： 1. 可预置初值的数据源模块的设计。 2. PCM时隙控制模块的设计。 难点： 1. 帧同步模块的设计。 2. 速率适配模块的设计。 三、学时分配表 序号 内容 讲授 课内实践 小计 1 数字系统硬件设计概述 2 2 2 VHDL语言程序的基本结构 2 2 3 VHDL语言的数据类型及运算操作符 4 4 4 VHDL语言构造体的描述方式 2 2 5 VHDL语言的主要描述语句 4 4 6 maxplus2的使用 2 2 7 基本逻辑电路设计 10 8 18 8 实用通信模块设计 6 8 14 合 计 32 16 48 四、课内实践项目表 序号 项目名称 内容 要求 学时数 1 1位全加器原理图输入设计 1位全加器设计 熟练掌握maxplus2中原理图输入法 2 2 同步复位、置位的D触发器设计 D触发器设计 要求用VHDL设计同步复位、置位的D触发器 2 3 含异步清0和同步时钟使能的4位加法计数器 4位加法计数器设计 要求用VHDL设计加法计数器，且采用异步清0和同步时钟使能 2 4 7段数码显示译码器设计 数码管显示设计 要求使用条件语句进行LED显示设计 2 5 可预置初值的数据源模块设计