第3章组合逻辑电路(A)解析.ppt

思考题 用二进制译码器设计组合逻辑函数的原理是什么？如何设计？ 课堂练习：将BCD的8421码转换为余3码。 课堂讨论：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 半导体二极管 BS201A 竞争现象一说明 F 1 2 10ns ¤ 15ns 竞争现象一 A ¤：延迟时间 ——竞争和冒险的概念 竞争现象二说明 F 竞争现象二 5 6 13ns ¤ 13ns A B ¤：延迟时间 ——竞争和冒险的概念 竞争现象二中路径延迟时间说明（1） A F B 竞争现象二 13ns 15ns 路径延迟时间的不同, 可等效为变量变化快慢的不同。 ——竞争和冒险的概念 F 竞争现象二 13ns 13ns 2ns 竞争现象二中路径延迟时间说明（2） A B ——竞争和冒险的概念 路径延迟时间的不同, 可等效为变量变化快慢的不同。 例1：F = AC+AB A(d) A(g) F A(e) 1tpd 1tpd 0 1tpd 图3.3.2 冒险的产生(B=C=1时) “0” “1” “0” “1” “1” “1” ——竞争和冒险的概念 2tpd 2tpd 例1：用一片74LS153组成一个八选一MUX: (高位) A2 (低位) A0 A1 分析：74153为 2-四选一MUX。 A2=0 : 片(1)工作； A2=1 : 片(2)工作。 选 择 信 号 （3位） ——数据选择器 D 1 D 7 0 D 2 D 3 D 4 5 D 6 1 D 2 3 D 5 可见,不用使能端也能进行扩展. 例2：用多片74LS153组成8选1和16选1MUX。 ——数据选择器 例如：对于四变量函数，经一次降维后可用八选一MUX实现，两次降维后可用四选一MUX实现。 用数据选择器设计组合逻辑电路的步骤： (1)降维；(可选） (2)逻辑式或卡诺图比对，得选择器输入端数据； (3)画逻辑图。 例1 例2 例3.2.4 例3 例4 例5 例6 ——数据选择器 例1：利用四选一选择器实现如下逻辑函数： 若选GA为地址A1A0， 得： 变换得： 和 A G 则与四选一MUX的逻辑式比较： ——数据选择器 例2： R A G 对比得： ——数据选择器 选用?74153 用4选1数据选择器实现交通灯监测电路。 A=A1,G=A0 例3: 运用数据选择器产生 8 位序。 解：利用1片八选一数据选择器，先设置A,B,C 再设置D0=D3=D5=D6=0， D1=D2=D4=D7=1， 即可产生序列。 0 1 0 1 0 1 0 1 0 1 0 1 0 C 0 0 1 1 0 0 1 1 0 0 1 1 0 B 0 0 0 0 1 1 1 1 0 0 0 0 1 A F 数据选择器产生序列信号 ——数据选择器 B A C D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 A 0 A 1 A 2 F “1” “0” EN 八选一MUX 0 1 1 0 1 0 0 1 0 1 1 0 1 例4：用74151设计函数 F = AB + AC 。 (1)若 C, B, A分别接 A0, A1, A2 , 得到两个卡诺图, 则相应电路如图所示： 分析： 图 3.2.28(a) ——数据选择器 (2)若 C, B, A分别接 A2, A1, A0, 得到两卡诺图，则相应的电路图如图所示： 图 4.2.28(b) 接上例 ——数据选择器 可见，选择地址不同，所得电路不同！ 例5: 用卡诺图设计四选一数据选择器，实现如下逻辑函数：F =∑m(0, 1, 5, 6, 7, 9, 10, 14, 15) 选AB变量为地址A1A0 , 则变量CD为数据输入端。 由此得到： 解: ——数据选择器 例6：用一片74153设计一个1位全加器 。 解： 1/2-74153和1位全加器的诺图分别如下： 降1维 降1维 ——数据选择器 本位和Si = Ai?Bi?Ci-1 进位Ci = AiBi+AiCi-1+BiCi-1 D0=D3=Ci-1 D1=D2=Ci-1 D0= 0， D1=D2=Ci-1 D3=1 将Ai、Bi 分别接 74153 的 A1和A0 对比得 对比得 四选一MUX卡诺图 接上例 ——数据选择器 D0=D3=Ci-1 D1=D2=Ci-1 图 3.2.29 D0= 0， D1=D2=Ci-1 D