(时序逻辑电路中竞争003.docVIP

毕业论文 题 目 学 院 姓 名 专 业 学 号 指导教师 提交日期 原创性声明 本人郑重声明：本人所呈交的论文是在指导教师的指导下独立进行研究所取得的成果。学位论文中凡是引用他人已经发表或未经发表的成果、数据、观点等均已明确注明出处。除文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的科研成果。 本声明的法律责任由本人承担。 论文作者签名： 论文指导教师签名： 年 月 日 摘 要 组合逻辑电路中的竞争与冒险现象是数字电路课题中的一个方面,对该知识点的正确理解和掌握,有助于设计人员在设计复杂数字系统时,正确判断是否存在冒险及如何避免冒险。对该课题的研究,一般方法是在假设存在一定传输延迟时间的基础上,分析当多路信号同时发生变化时,输出产生毛刺的原因；以及当输入信号和时钟信号同时改变，而且途径不同路径到达同一触发器的先后顺序不同。本文从异步时序逻辑电路和同步时序逻辑电路两种模式入手，分析其中竞争冒险的成因及现象，并给出了规避时序逻辑电路中竞争冒险的方法和途径。 关键词：触发器；时序逻辑电路；竞争冒险 Abstract The study on the race and hazard phenomenon in combination logic circuit is a very important part in the research of digital circuit. Precise understanding of this knowledge will help the researcher judge and avoid race in designing complex digital system. One common research method in this field is on the basis of assuming a translation delay, to analyze the cause of the output burr when multiple signals change at the same time, and when the input signal and clock signal change at the same time, the time they get to the trigger is different when transforming through different paths. In this paper, the author will focus on the two modes of sequential logical circuit, namely, synchronized succession logic circuit（同步） and the asynchronous succession logic circuit（异步）and analyze the cause and phenomena of race and hazard. At last, the author summed up the method in avoiding and eliminating the race and hazard phenomena in sequential logical circuit. Key words: sequential logical circuit; race and hazard; trigger 因为时序逻辑电路通常都包含组合逻辑电路和存储电路两个部分。对于组合逻辑电路我们比较熟悉，而对于存储电路（或者说是触发器）而言，为了保证触发器可靠地翻转，输入信号和时钟信号在时间配合上应满足一定的要求。然而当输入信号和时钟信号同时改变，而且途径不同路径到达同一触发器时，而导致时序逻辑电路的竞争冒险。所以它的竞争-冒险现象也包含两个方面。一方面是其中的组合逻辑电路部分可能发生的竞争-冒险现象。另一方面是存储电路（触发器）工作过程中发生的竞争-冒险现象。 一、异步时序逻辑电路的竞争冒险 为了保证触发器可靠地翻转，输入信号和时钟信号