武汉大学_电气工程_数字电路_期末复习.pptVIP

武汉大学电气工程学院 重点： 1. 代数法、卡诺图法化简逻辑表达式； 2. 基于门电路参数的计算问题； 3. 组合逻辑电路的分析与设计； 4. 同步时序逻辑电路的分析设计； 5. 常用组合逻辑电路的应用； 6. 常用时序逻辑电路的应用； 7. 单稳、多谐、施密特电路的分析计算； 8. 电路符号； 第一、二章习题 第三章习题 第四章习题 第五章习题 第六章习题 第八章习题 例：一逻辑电路如图所示，试画出时序电路部分的状态图，并画出在CP作用下2—4 译码器74LS139 输出Y 0、Y1、Y 2、Y 3的波形，设Q1、Q0的初态为0 解：首先作出Q1Q0的状态转换图。 例：分析图所示电路，画出在5个时钟CP作用下Q1Q2的时序图。根据电路的组成及连接直接判断出电路的功能 异步4进制减计数器 例：分析该电路为几进制计数器？画出电路的状态转换图 解：写激励方程、输出方程，并结合特性方程求解状态方程 得出状态转换表 同步5进制计数器 转换次序 现态 次态 S0 0 0 0 0 0 1S1 0 0 1 0 1 0S2 0 1 0 0 1 1S3 0 1 1 1 0 0S4 1 0 0 0 0 0 例：分析图示的电路，画出电路的状态转换图和时序图。说明电路能否自启动 解：写激励方程、输出方程，并结合特性方程求解状态方程 同步6进制计数器，能自启动 得出状态转换表 Z在110时输出为1，表示进位 例：异步计数电路。分析电路为几进制计数器，画出电路的状态转换图 解：写激励方程、输出方程，并结合特性方程求解状态 方程，并列写时钟方程。 得出状态转换表 0 0 0 ↓ ↓ ↓ 1 1 1 1 1 1 X X ↓ 0 1 1 0 1 1 ↓ ↓ ↓ 1 1 0 1 1 0 X X ↓ 0 1 0 0 1 0 ↓ ↓ ↓ 1 0 0 1 0 0 X X ↓ 0 0 0 CP3 CP2 CP1 异步6进制计数器，能自启动 例：设计一个同步7进制加法计数器。 解：由题意可得状态转换图 S0 S1 S2 S3 S4 S5 S6 0 0 0 0 0 0 1 状态编码，得出状态转换真值表 1 0 0 0 0 1 1 S6 0 0 1 1 1 0 1 S5 0 1 0 1 0 0 1 S4 0 0 0 1 1 1 0 S3 0 1 1 0 0 1 0 S2 0 0 1 0 1 0 0 S1 0 1 0 0 0 0 0 S0 Y 次态 现态 转换 次序 选择JK触发器，利用卡诺图化简求得驱动方程和输出方程 F0 × 0 0 0 1 × 0 1 1 × 1 0 1 × 0 1 × 1 1 0 1 × 0 1 × 1 1 0 K0 J0 F1 1 × 0 1 × 1 1 0 × 0 0 0 1 × 0 1 0 × 1 1 × 1 1 0 × 0 0 0 K1 J1 F2 1 × 0 1 0 × 1 1 0 × 1 1 × 1 1 0 × 0 0 0 × 0 0 0 × 0 0 0 K2 J2 Y 1 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 Y 化简后得到： 检查111，1CP后进入000，电路具有自启动能力 例：用JK触发器设计一个能产生如图所示波形的同步时序逻辑电路，不得使用其它门电路。要求：给出设计过程，检查自启动，画出逻辑图，包括进位输出。 解：由波形图可得状态转换图 得出状态转换真值表 结合真值表和特性方程求激励方程 能自启动 例：试用74161和数据选择器构成一列发生器 例：用十六进制同步加法计数器74161设计能自启动的2421BCD 码十进制加法计数器，可用必要的门电路。 解：2421码状态转换图 计数至4时进行置数1101 例：用中规模集成计数器74LS161 构成初始状态为0010 的七进制计数器 解：状态转换图 例：试分析如图所示电路的逻辑功能。图中74LS160 为十进制同步加法计数器，其功能如表所示。 解：28进制加计数器 例：由四位二进制计数器74161 及门电路组成的时序电路如图所示。要求：（1）分别列出X=0 和X=1 时的状态图；（2）指出该电路的功能。 （1）X=0时，电路为8 进制加计数器，状态转换图为： 解： （2）X=1时，电路为5进制加计数器，状态转换图为： （1）X=0时，电路为8 进制加计数器，状态转换图为： 解： 例：74163 为4位同步清零二进制计数器，试分析下图为几 进制计数器。 解：从0101计数到1100，同步清零，共8个稳定状态，8进制计数器 例：在图电路中,若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个C